基于RISC-V浮点指令集FPU的研究与设计

针对目前浮点运算软件实现速度慢,不能满足嵌入式处理器实时性要求以及运算种类有限等问题,提出了一种基于RISC-V指令集的浮点处理器,能够执行加法、减法、乘法、除法、平方根、乘累加以及比较运算,完全符合IEEE 754-2008标准.在VCS仿真环境下对浮点处理器进行了功能验证,各模块均能满足正确性要求.将浮点处理器与一...     

基于Microblaze处理器的浮点内积运算设计

浮点内积运算在信号处理与图像处理中有着广泛的应用,本文利用软核处理器灵活性和可扩展性的特点,介绍了基于Microblaze处理器的浮点内积运算结构,设计采用IEEE-754双精度浮点数,通过对DSA电路改进设计出了适合于内积运算的累加电路结构。通过EDK设计平台,在SOPC系统中把内积运算单元通过FSL总线挂载到Microblaze软核处理器上,实现了硬件单元的调用。     

让新型SHARC处理器满足“一高二低”的浮点设计需求

<正>浮点DSP比定点DSP的动态范围更大;很多算法的浮点代码比定点代码占用更少的周期;浮点DSP可以实现更高的精度;浮点DSP的浮点运算用硬件来实现,其处理速度大大高于定点DSP……。浮点DSP与定点DSP相比较其优势是浮点算法拥趸者们在"浮点定点之争"的话题中常提及的,也为大多数嵌入式设计工程师所熟知。     

嵌入式FPU微指令控制模块的设计与实现

本文主要讨论了32位FPU(Floating Point Unit)中的控制模块的设计与实现,在设计中控制部分采用了微程序的设计思想,介绍了微程序控制设计的基本构成电路和工作特点,在设计中采用了诸如:多入口地址等提高微程序控制能力的方法.为了提高电路的性能,使用了门级设计.通过布局布线后的结果看出,该设计规模小、速度高,非常适合嵌入式应用.     

M-DSP中高性能浮点乘加器的设计与实现

针对高性能M型数字信号处理器（M-DSP）对浮点运算的性能、面积和功耗要求,研究分析了M-DSP总体结构和浮点运算的指令特点,设计和实现了一种高性能低功耗的浮点乘累加器（FMAC）。该乘加器采用单、双精度通路分离的主体结构,分为六级流水站执行,对乘法器、对阶移位等关键模块进行了复用设计,支持双精度和单精度浮点乘法、乘累加、乘累减、单精度点积和复数运算。对所设计的乘加器进行了全面的验证,基于45nm工艺采用Synopsys公司的Design Compiler工具综合所设计的代码,综合结果表明运行频率可达1GHz,单元面积36856μm²;与FT-XDSP中的乘加器相比,面积节省了12.95%,关键路径长度减少了2.17%。     

系统中浮点乘累加PE的设计与实现

稀疏矩阵向量乘(Sparse Matrix-Vector Multiply,SMVM),形如Ab=x,在科学计算、信息检索、数据挖掘等领域中都是重要的计算核心之一。稀疏矩阵中非零元素的稀疏性,使得在微处理器上实现该类运算时,存在Cache缺失率高等问题,导致性能并不理想。针对该问题提出了基于FPGA实现SMVM运算系统的新思路,对系统功能进行了软硬件划分,并完成了系统中硬件浮点乘累加处理单元(ProcessingElement,PE)的设计与实现。目标器件为Virtex4LX60,工作频率达到123.6MHz。     

一种快速SIMD浮点乘加器的设计与实现

本文设计和实现了5级全流水SIMD浮点乘加器,支持双精度和双单精度浮点乘法、乘累加(减)操作,用Modelsim和NC Verilog测试和验证了RTL代码实现,基于65nm工艺采用Synopsys公司的Design Complier工具综合硬件实现,运行频率可达714.286MHz。结果表明,相比文献[3]中经典的低延迟乘加结构,在相同综合条件下性能提升了17.89%,面积增加了6.61%,功耗降低了25.08%。     

浮点DSP系统的低功耗设计

简要介绍了数字信号处理(DSP)技术在软硬件方面的进展及应用.针对DSP浮点运算的处理方法,分析其运算精度、误差指标以及处理系统的功能、性能,同时结合常用的DSP产品进行说明.对于算法的实现和低功耗的设计提出一些看法,包括存储器类型、运行速度和软件.最后举例说明浮点DSP系统的低功耗设计的具体应用.     

基于AltiVec技术的浮点乘加单元的设计

Alti Vec技术是为提高PowerPC的向量处理能力而对PowerPC指令集体系结构的扩展;浮点乘加单元是向量处理单元的主要构成部分,设计一种基于Alti Vec技术的向量浮点乘加单元;在基本浮点乘加器的基础上,提出了java模式下对非规格化数的预规格化处理;设计采用了一种半并行的结构,与传统的全并行结构相比可以节省一半的硬件面积;时钟频率为266 MHz时,java模式下5拍可以完成,非java模式下4拍可以完成。     

X-DSP浮点乘法器的设计与实现

为了满足高性能X-DSP浮点乘法器的性能、功耗、面积要求,研究分析了X型DSP总体结构和浮点乘法器指令特点,采用Booth 2编码算法和4∶2压缩树形结构,使用4级流水线结构设计实现了一款高性能低功耗浮点乘法器。使用逻辑综合工具Design Compiler,采用第三方公司0.13μm CMOS工艺库,对所设计的乘法器进行了综合,其结果为工作频率500MHz,面积67529.36μm2,功耗22.3424mW。     

嵌入式协处理器中除法和平方根计算的整合设计

在浮点处理元中串行实现除法和平方根计算虽然速度慢,但设计简单规则,占用资源少,有利于嵌入式的应用。结合嵌入式协处理器LSC87的研制,给出了串行实现除法和平方根计算的基4SRT算法,介绍了确定SRT选择常数过程中不确定区域的验证方法;给出了除法与平方根计算可共用的基4SRT查询表设计;同时讨论了迭代冗余结果向非冗余二进制的转换。本协处理器设计量大限度 地利用了通用数据路径来完成SRT算法的实现,节约了设计资源,并缩短了迭代时间。     

嵌入式教学关键点的研究和嵌入式实验教学平台的设计

根据嵌入式系统的特点,讨论了嵌入式系统教学、实验内容、模式以及课程体系的建设等问题,并就如何开展嵌入式系统教学提出建议.设计了一套实验教学平台,实践证明该平台对促进嵌入式系统教学有着重要意义.     

SNOW系统高速网络接口板HNI的设计与实现

ＨＮＩ是为并行机群系统ＳＮＯＷ研制的高性能网络接口板,它可以高效地支持ＳＮＯＷ系统网络Ｈｏｍｅｒ互联协议和ＤＳＭ协议,ＨＮＩ采用协议处理器和专门设计的协议硬件加速部件,实现了多用户访问模式,具有很强的协议处理能力,首先给出了ＨＮＩ的结构方案;介绍了它的逻辑实现;然后对ＨＮＩ进行了测试并对测试结果进行了分析。     

微分观点下的参数化设计技术原理和实现方法

参数化设计以其强有力的草图设计和图纸尺寸驱动功能已成为实现产品的初步设计，系列设计以及变异式设计的核心技术，本文提出了一种新的基于微妥观点的参数化设计方法，其基一思想是将用户修改参数的过程用一个关于时间的常发方程组来建模，通过求解该常微分方程组的初始值问题来实现系统的自动参数调整，与现有单纯使用非线性方程组求解的参数化方法相比，这种参数化设计方法在可靠性和效率方面有较大的改进，此外这种方法还可以用     

ERP中DSS的设计与实现

利用数据仓库、数据挖掘、联机分析技术,结合ＥＲＰ理论,研究了ＥＲＰ中决策支持系统的设计与实现。     

iCentroView系统中的GIS设计与实现

城市交通监控与管理系统（iCentroView）是根据我国城市交通的基本情况和智能交通的发展现状而设计实现的智能交通系统,地理信息系统（GIS）是iCentroView系统的基础,本文根据iCentroView系统的需求,设计实现了一个GIS,并且在实际运行中对iCentroView系统有很好的支持,效果良好。     

四点插入生成曲线的递归算法及在分形绘图中的应用

本文讨论基于四点插入的曲线生成方法的产发实现问题，说明实现算法可以在分形绘图中得到应用，并给出了一些实例。     

WEB应用中多客户端解决方案的设计与应用

针对WEB应用中存在的多客户端的应用需求,提出了一个采用多种技术的多客户端解决方案,分析了解决方案的架构及设计,并通过全球海运物流管理系统的实际案例,验证了解决方案的可行性.     

软件开发和管理过程中的演化分析和设计

本文首先介绍了软件过程的概念,提出了软件过程中演化研究的重要性,然后按演化产生的原因对软件演化进行了分类,并分别讨论了软件开发过程中固有的需求演化、分工演化、调试演化、重用演化和工具环境演化以及软件过程管理中的个体视图演化和模板类演化,分析了这些演化之间的关系,简要地介绍了我们设计的文档日志以及如何利用文档日志确定演化范围。     

Java处理器中指令合并技术的研究与实现

文中在分析Ｊａｖａ虚拟机及字节码特性基础上,研究了Ｊａｖａ处理器中的指令合并技术。对３种合并策略：２条指令的合并,３条指令的合并及４条指令的合并进行了分析比较,并分别实现了这３种合并策略。研究表明４条指令合并策略具有较高的性能／开销比。