基于D/A参考电压调幅的信号发生器设计与实现

信号发生器以FPGA为核心器件,采用直接数字频率合成(DDS)技术,其信号幅度由D/A芯片THS5661控制,通过控制D/A芯片的参考电压来控制信号幅度的输出。该方案可实现多种信号波形的幅值调节,调节范围为0^±5 V,分辨率为0.1 V,并且可以实现信号频率和相位的调节。     

基于模数示波器的超声波高速数据采集系统

介绍了一种基于模拟/数字示波器的高速数据采集系统,它用于癌热疗中组织超声回波信号的采集与处理.该系统构成简单,无需编程,借助于微型计算机就可完成信号的采集与处理.若配以不同的传感器和相应信号放大器,就可构成各种信号采集与处理系统.     

基于数字后处理算法的并行交替采样ADC系统

为了在现有的模/数转换(ADC)芯片的技术条件下提高模/数转换系统的性能,在并行交替采样系统失配误差修正算法的基础上,研制了8-bit 4-Gsps并行交替采样ADC系统.该系统中4个1-Gsps ADC通道并行采样同一模拟信号;以锁相环和可调延迟线芯片为核心,组成低jitter,低skew的多相时钟产生电路,为各ADC逼连提供交替采样时钟;在FPGA芯片双倍速I/O和内部集成锁相环的支持下,使用单片FPGA芯片接收ADc系统产生的高速并行数据,并完成数据同步、重排和缓存,通过USB接口读出.基于模拟数字混合滤波嚣组的数字后处理算法修正了各ADC通道间的增益、偏置和采样间隔三种失配误差.测试结果表明,该并行交瞽采样ADC系统在4-Gsps采样率下,对200 MHz与803 MHz正弦波信号分别达到6.89 b与5.81 b的ENOB以及51.81 dB和S1.13 dB的SFDR,接近ADC芯片手册给出的性能.     

一种基于FPGA的通信系统平台的设计

本文提出了一种基于FPGA技术的通信平台的设计方案.采用两片高性能FPGA器件和高速模/数与数/模转换器,并结合硬件描述语言为通信系统的设计提供了一种硬件实验平台和软件实现思想.     

基于ZigBee无线网络的心电监测系统的设计与实现

传统的有线心电监测系统导线连接复杂、不可移动和扩展性差的缺点.为了克服这些问题,提出了一种基于ZjgBee 无线网络的心电监测系统.为实现这个目标,首先完成了心电信号的采集和处理电路的设计.详细介绍了具有模数转换功能的终端节点、网络协调器节点的设计.给出了整个ZigBee无线网络的结构,并完成了监测软件的设计和实现.结...     

基于FPGA的微传感器信号采集系统

为实现对微传感器输出的模拟信号进行实时采集和显示,提出了一种基于现场可编程门阵列(FPGA)的微传感器信号采集系统。系统由FPGA,24位高精度模/数转换芯片ADS1256和上位机构成。系统采用FPGA作为核心控制器,利用Verilog语言,对FPGA的普通I/O口进行编程,模拟串行外设接口(SPI)总线规范的信号时序,完成ADS1256的读写操作控制。通过RS—232串口通信将采集到的数据送入由Visual C++开发平台编写的上位机中,最终实现微传感器输出模拟信号的实时采集、显示和数据保存等功能。通过采集标准直流电压信号进行测试,测得采样误差小于0. 03%。     

基于有限新息率采样的TR数字接收机

提出了一种基于有限新息率采样的频域多通道结构的TR-UWB数字接收机。传统频域接收机的通道数多、系统结构复杂,不满足UWB接收系统低功耗、低成本的要求。有限新息率采样技术不但突破信号带宽的限制,降低了UWB系统的采样率,同时对接收到的多径分量可进行压缩,简化了系统设计,使得TR接收机的数字化更易实现。仿真结果表明,频域多通道采样的TR数字接收机在误码率要求不高的情况下,降低了采样率。     

基于ADC0804、TC7107模/数转换器的仿真设计

文章从A/D(模/数)转换器的概念入手,深入浅出地对A/D转换器的基本工作原理、输入模拟量与输出数字量之间的转换关系、常用的技术指标及计算方法、输入电压与输出数据的对应关系等内容用形象的图表形式作了非常详细的论述,并用仿真软件加于科学的验证,这些仿真数据及仿真方法对从事数字电路教学的教师以及电路设计的广大科技人员都是不...     

基于FPGA的DDS研究与设计

利用FPGA芯片及D/A转换器,采用直接数字频率合成技术,通过EDA开发软件,在线编译DDS信号源设计文件到FPGA开发板上,得出一个频率、相位可调的止弦信号发牛器系统模块.经过设计和电路测试,输出波形达到了技术要求.基于FPGA的DDS信号源,只要改变存储波形信息的ROM数据,就可以灵活地实现任意波形发生器.     

基于FPGA的中频数字接收机设计与实现

介绍一种基于FPGA的中频数字接收机的设计与实现,给出系统实现的总体方案,并阐述各部分硬件电路的设计。重点对FPGA内部各主要功能模块做详细阐述,对各个模块的设计方法以及实现过程进行细致描述,给出各模块的具体实现的顶层文件,并对系统功能扩展做简要说明。     

数字差分BPSK扩频接收机的设计与FPGA实现

本文提出了一种全数字差分BPSK扩频接收机的实现方案,通过Simulink仿真验证了该方案具有较低的误码率。然后利用Verilog硬件描述语言编程,通过了综合和仿真验证,最后在Xilinx公司FPGA上实现了整个系统。该系统经过优化设计,具有易于硬件实现,占用芯片资源少等优点,对实际工程有一定的指导意义。     

基于软件无线电的零中频数字接收机研究

本文介绍了一种基于多相滤波正交化处理的零中频数字接收机的设计方案。这种接收机采用软件无线电的体系结构,即在一个通用的硬件平台上,通过安装软件来实现接收调幅信号(AM)的通信功能。来自天线的信号经过射频(RF)处理和变换,由宽带A/D数字化,然后通过可编程逻辑门阵FPGA模块实现所需的信号处理,而后将处理后的数据经D/A转换后送至用户终端。     

基于FPGA实现高精度A/D转换电路设计

提出间接实现高精度A/D转换电路的设计方案,给出以FPGA为核心,采用等精度测频原理,辅以高精度,低温漂的模拟、数字器件的具体电路设计,并进行了实际测试。测试表明该方案可以实现16位高精度、低线性误差的A/D转器。     

基于FPGA与DSP的数字下变频技术实现

本文通过FPGA器件与DSP器件协同工作的模式来实现数字下变频（DDC）,完成了工程实现,给出了在特定输入信号下的DDC输出结果。在设计初期阶段,利用Matlab设计系统整体方案并完成模块划分,还对模块建模及优化。FPGA器件采用Xilinx公司Spartan-3ADSP系列的XC3SD3400A,而DSP器件则采用TI公司的TMS320C6416T。     

基于FPGA的A/D转换采集控制模块设计

采用FPGA器件EP1C3T144C8N处理器,对A/D转换芯片AD7714进行采样控制.整个设计在Quartus I平台下进行软件编程,采用Verilog语言描述,实现正确的AD7714转换的工作时序控制过程,并将采样的数据存储起来进行处理.本设计可用于微弱信号采集和实时监控方面,仿真结果显示该模块工作性能稳定、可靠性高、使用方便.     

基于FPGA的I2C读写控制器的设计与实现

本文简单介绍了I2C总线协议的数据传输时序,设计了一种基于FPGA的I2C读写控制器,可以对不同的从器件进行读写操作。根据给出的设计的系统框图,重点分析了核心模块的设计思想以及状态转换过程,最后通过硬件电路和仿真波形,验证了控制器的功能。     

基于FPGA的数字线性键控器设计与实现

设计和实现了基于FPGA的数字线性键控器,论述了数字线性键控器的工作原理和实现关键,详尽介绍了如何以FPGA为核心对数字线性键控器进行软硬件的设计。     

FIR数字滤波的FPGA实现

随着数字技术的发展,数字滤波器的功能越来越受到人们的注意和广泛应用,它有精度高、灵活性大等突出特点.FIR数字滤波具有稳定性高,严格的线性相位,能用FFT算法实现等特点.通过FPGA实现FIR数字滤波具有实时性高、处理速度快、精度高的特点.文章先通过MatIab DSP Builder设计出FIR滤波器模型,然后利用Simulink进行模型仿真.再用ModelSim进行功能仿真,最后用Quartus Ⅱ进行时序仿真.仿真结束后下载到选定的FPGA上,在FGPA上实现FIR数字滤波.     

基于FPGA的高速ADC测试平台的设计

高速ADC是超宽带宽通信、雷达信号处理等领域的关键组成部分,所以对它的测试越来越重要;针对传统测试系统成本高、难度大,利用FPGA和FFT算法设计了一套高速ADC动态参数测试系统;重点介绍了高速采样信号的降速处理、硬件电路以及FPGA的设计,从而完成对中科院微电子研究所自主研发的4G4bit高速ADC裸片的测试;最后通过对比测试结果和参考值验证了测试系统的可行性.