基于过采样技术的Σ-Δ A/D转换器的设计

采用基于过采样的Σ-Δ调制技术,设计音频A/D转换器,对量化噪声进行有效的整形,提高了分辨率和带内信噪比(SNR).对设计进行了详细分析,并给出了有关的电路结构和仿真结果.芯片已采用TSMC 0.18 μm CMOS工艺流片成功,在工作频率5.6448 MHz时,该A/D转换器的动态范围达101 dB,信噪比为98.2 dB,总谐波失真达0.0016%.     

一种用于流水线A/D转换器的低功耗采样/保持电路

文章介绍了一种适用于10位20MS／s流水线A／D转换器的采样／保持（S／H）电路。该电路为开关电容结构，以0．6μm DPDM CMOS工艺实现。采用差分信号输入结构，降低对共模噪声的敏感度，共模反馈电路的设计稳定了共模输出，以达到高精度。该S／H电路采用低功耗运算跨导放大器（OTA），在5V电源电压下，功耗仅为5mW。基于该S／H电路的流水线A／D转换器在20MHz采样率下，信噪比（SNR）为58dB，功耗为49mW。     

一种高性能的∑-△A／D转换器的设计

提出了一种高速高分辨率的过采样率可配置的四阶基于2-1-1级联拓扑结构的Sigma Delta A／D转换器的设计方法。设计采用的是0．18μm CMOS混合工艺，模拟电路和数字电路的供电电压分别为3．3V和1．8V。该转换器的采样时钟速率最高可以达到64MHz，过采样率可以配置为32、16两种方式，当过采样率为32时，可达到115dB的无杂散动态范围和95dB的信噪比，总功耗约为200mW。     

宽带∑-△A/D转换器中数字抽取滤波器的设计与验证

无线便携式移动设备与宽带intemet接入技术的发展,对∑-△A/D转化器的带宽要求越来越高。文中结合前端5阶宽带乏△调制器,设计了一种降低功耗与面积的数字抽取滤波器,应用于宽带高精度AD转换器中。MATLAB／simulink仿真结果表明,经过数字抽取滤波器滤波后信噪比为97．8dB,通带边界频率为1．8MHz,最小阻带衰减为70dB,通带内波纹0．0025dB,可满足设计要求。∑-△A/D转换器高精度、低功耗的优点,可广泛应用于中特种设备检验检测仪器仪表中。     

一种用于过采样∑-△ A／D转换器的抽取滤波器

采用0．8μm CMOS工艺，实现了一种用于过采样∑-△ A／D转换器的数字抽取滤波器。该滤波器采用多级结构，梳状滤波器作为首级，用最佳一致逼近算法设计的FIR滤波器作为末级，并通过位串行算法硬件实现。芯片测试表明，该滤波器对128倍过采样率、2阶∑-△调制器的输出码流进行处理得到的信噪比为75dB。     

一种用于10位100 MSPS流水线A/D转换器的CMOS线性采样开关

分析了影响CMOS模拟开关性能的主要因素，针对10位100 MHz采样频率A／D转换器对输入信号动态特性的要求，设计了一种适合在3．3V电源电压下工作的CMOS全差分自举开关采样电路。基于0．35μm标准CMOS数模混合工艺，在Cadence环境下采用Hspice对电路进行了模拟。模拟结果显示，其无杂散动态范围达到95 dB，满足了A／D转换器采样保持电路对输入信号高动态范围的要求，也保证了电路的可靠性。     

全差分结构流水线A/D转换器的研究与仿真

为了研究流水线A／D转换器结构和进一步提高转换器的性能，本文A／D转换器采用全差分结构形式，并利用Pspiee对全差分结构流水线A／D转换器基本模块进行了行为建模和仿真。为了验证行为模型的正确性。利用这些基本模型设计了一个1．5位，级10位流水线A／D转换器系统，并进行了仿真，最后给出了模拟结果。     

一种用于高速高精度A/D转换器的时钟自举电路

设计了一种双电容结构时钟自举电路,分析了电路工作原理,用Cadence Spectre仿真器和0.35μm CMOS PDK进行电路前仿真和后仿真.仿真结果表明,设计的双电容结构时钟自举电路能使采样电路线性度达到110dB以上,该电路已用于16位A/D转换器的设计并流片.经测试,采用该结构的16位A/D转换器的SFDR为96.25dB(FS),信噪比为76.45dB(FS).     

基于MASH结构的24 bit Σ-Δ A/D转换器

设计了一种离散时间型24位Σ-Δ A/D转换器。该A/D转换器基于级联噪声整形(MASH)结构设计,整个转换器由前置可编程增益放大器、级联调制器和数字抽取滤波器等模块组成。该A/D转换器采用标准0.18 μm CMOS工艺实现,版图总面积为6 mm²。测试结果表明,在16 kS/s输出数据速率下,该A/D转换器的信噪比为106 dB,无杂散动态范围为110 dB,功耗仅为20 mW。     

一种具有改进积分器结构的高阶∑-△调制器

设计了一个五阶单回路∑-△调制器，最高输入信号频率22kHz。通过改进积分器的结构，显著减小了开关电荷注入效应引起的调制器的谐波失真。整个电路采用0．6μm CMOS工艺设计。仿真显示，当采样频率为6MHz时，调制器的SNDR达到123dB，SNR超过125dB，满足18位A／D转换器的精度要求。     

一种抗辐射16位80 MSPS A/D转换器设计

为满足航天电子系统对高速高精度16位A/D转换器的需求,设计了一种流水线型16位80 MSPS A/D转换器,内核采用“3+4+3+3+3+3+3”七级流水线,前端缓冲器用于减小第一级MDAC采样网络回踢信号对A/D转换器线性度的影响。采用环栅器件、N+/P+双环版图等设计加固技术。A/D转换器采用0.18 μm CMOS工艺,工作电源电压为3.3 V和1.8 V,在时钟输入频率为80 MHz和模拟输入频率为36.1 MHz时,ADC的功耗≤1.1 W、信噪比SNR≥73.8 dB、无杂散动态范围SFDR≥88 dBFS。电离总剂量150 krad(Si)辐照后,ADC的信噪比SNR变化量≤0.3 dB、无杂散动态范围SFDR变化量≤1 dB;Bi离子辐照下ADC的电流增加≤4 mA。     

采用分段平移技术校正流水线A/D转换器级间增益的方法

分析了流水线A/D转换器采样电容与反馈电容之间的增益失配,探究了运放有限增益与流水线残差输出及A/D转换器输出的关系,建立了精确的系统模型。通过建立14位流水线A/D转换器Verilog-A的行为级模型,在数字域对流水线A/D转换器输出数字码进行分段平移。在第一级级间增益误差达到±0.012 5时,校正前信噪比仅为62 dB,校正后信噪比提升到85 dB。提出的校正方法可有效补偿由流水线级间增益导致的数字输出不连续和线性度下降。     

一种串行逐次逼近10位 D/A转换器

首先对几种形式的D/A转换器进行了比较,设计了一种电容型D/A转换器。这些电容在逐次逼近结构中构成二进制权阵列。这种结构的D/A转换器动态范围大、建立时间短,精度易于保证;且它的温度系数、电压系数、功耗及面积均优于电阻型D/A转换器。在Cadence SpectreS环境下进行仿真验证,该转换器信噪比为49 dB,积分非线性为±0.5 LSB。     

一种13位400kHz1 1mW∑-△模拟／数字转换器

设计了应用于低中频GSM接收机的三阶单环单比特结构∑-△A／D转换器。调制器采用全差分开关电容积分器实现。仿真结果显示，在工作电压为3V、信号带宽200kHz、0．35μmCMOS工艺的条件下，过采样率选择为64，信号／噪声失真比（SNDR）达到85dB，功耗不超过11mW。     

应用于A/D转换器中的基准电压源的设计

基准电压源是A／D转换器中非常重要的模块，它的稳定性直接影响着A／D转换器的性能。在TSMC0.18μm/3.3V N-well CMOS工艺条件下，温度系数可达十几个ppm／C。在频率等于100kHz时，PSRR达到54dB，功耗只有0．25mW。     

基于Hsp ice 的流水线AöD 转换器的行为仿真研究

为了研究流水线A／D转换器的结构与性能，本文提出用Hspice对流水线模数(A／D)转换器进行行为建模和仿真的方法。本文在对流水线A／D转换器结构分析的基础上，确定了基本模块，并用Hspice对基本模块的行为模型进行了描述。为了验证这些行为模型，设计了一个12位流水线A／D转换器，并进行了仿真，最后给出了模拟结果。     

单片八通道的语音编解码芯片

本文介绍业界首例单片八通道语音Codec芯片，可为VoIP和高密度线路卡的设计提供完善的解决方案。它内部采用∑-△转换器进行A／D和D／A转换，RISC／DSP核进行数字化语音信号的处理。该混合信号处理芯片采用TMDP 0．6um CMOS技术。测量结果表明所有性能指标都满足ITU—T G．712标准。     

D／A转换器非线性误差的一种自动修正方法

本文简要地讨论了D／A转换器的误差，利用线性回归的方法对D／A转换器的非线性误差进行直线拟合，然后对回归系数采用硬件进行修正，以使D／A转换器的误差达到最小值。     

基于Matlab流水线A/D转换器行为级模型建模与仿真

为了研究流水线A／D转换器的结构与性能。提出了一种完全采用Matlab对流水线A／D转换器进行行为级建模和仿真的方法．在充分掌握流水线A／D转换器整体结构基础上，对其基本模块进行数学建模，并考虑误差失调等因素的影响．最后通过搭建测试平台,对一个8bit的流水线A／D转换器进行仿真，给出理想电路的性能指标和实际电路存在失调误差时的性能指标．     

一种基于新型寄存器结构的逐次逼近A/D转换器

介绍了一种10位CMOS逐次逼近型A/D转换器。在25 kSPS采样频率以下,根据模拟输入端输入的0~10 V模拟信号,通过逐次逼近逻辑,将其转化为10位无极性数字码。转换器的SAR寄存器结构采用了一种新的结构来实现D触发器。该转换器采用3μm CMOS工艺制作,信噪比为49 dB,积分非线性为±0.5 LSB。