硅基线性模式APD焦平面研制

针对三维激光雷达的应用场景对雪崩光电二极管(APD)焦平面的性能要求,研究并制备了一种2×128硅基线性模式APD焦平面组件,它由硅基APD焦平面阵列、读出电路和制冷封装管壳组成。APD像元采用拉通型结构,通过大尺寸微透镜实现了高填充因子,通过隔离环掺杂实现了串扰抑制。通过离子注入工艺实现了击穿电压和响应电流的均匀性。设计大带宽低噪声跨阻放大电路、高精度计时电路,实现了窄脉宽、高灵敏度探测。采用气密性封装,实现了APD焦平面制冷一体化封装,制冷温差在40 K以上。测试结果表明,焦平面的探测阈值光功率可达3.24 nW,响应非均匀性为3.8%,串扰为0.14%,最小时间分辨率可达0.25 ns,实现了强度信息与时间信息同时输出的功能。     

APD主/被动红外成像读出电路设计

基于APD(雪崩光电二极管)红外探测器工作原理,重点研究了高压保护和积分时间(包括积分时间及积分延迟时间)可控技术,并设计了APD主/被动红外成像读出电路单元电路和整理电路.该电路具有高压保护及精确积分开关控制的功能,并用小规模阵列(64×64)芯片进行验证.77 K下仿真结果表明,读出电路耐高压不小于17 V,主动模...     

InGaAs/InP盖革模式雪崩焦平面阵列的研制

设计制作了一种由InGaAs/InP雪崩光电二极管阵列与时间计数型CMOS读出电路组成的8×8阵列规格盖革模式雪崩焦平面阵列(GM APD FPA).雪崩光电二极管采用SAGCM结构,在盖革模式下工作具有单光子探测灵敏度;时间计数型CMOS读出电路在每个单元获取光子飞行时间,实现纳秒级的时间分辨率,并完成雪崩淬灭功能.测试结果表明,倒装混合集成的GM APD FPA器件暗计数率(DCR)均值为32.5 kHz,单光子探测效率(PDE)均值为19.5％,单元时间抖动为465 ps,实现了光脉冲时间信息的探测,验证了盖革模式雪崩焦平面阵列技术及其在三维成像中应用的可行性.     

非致冷红外焦平面阵列读出电路的噪声抑制

读出电路(ROIC)是非致冷红外焦平面阵列器件(UIRFPA)的关键组成部分之一。RO-IC性能的好坏直接影响到UIRFPA的性能,非致冷红外焦平面阵列读出电路的噪声抑制也是一个研究的热点。文章探讨了非致冷红外焦平面阵列读出电路的噪声及抑制方法。仿真实验结果表明,该方法具有一定的先进性。     

可编程逻辑器件在红外焦平面阵列读出电路信号源中的应用

读出电路是红外焦平面器件研究的关键技术之一.文中首先介绍了可编程逻辑器件用于红外焦平面阵列读出电路信号源中的优点及红外焦平面读出电路信号源的特殊性,然后介绍了用于测试所研制的两种读出电路的信号源设计.     

三维成像用128×2线性模式APD焦平面探测器设计

设计了一种用于激光三维成像的128×2线性模式APD焦平面探测器,器件包括硅基APD焦平面阵列和读出电路。硅基APD焦平面阵列采用拉通型n⁺-p-π-p⁺结构,像元中心距为150μm,工作在线性倍增模式。读出电路采用单片集成技术,将前置放大电路、TDC计时电路和ADC等功能模块集成在单一硅片上。整个线性模式APD焦平面探测器可实现128×2阵列规模的激光信号并行检测,并采用LVDS串口输出激光脉冲信号的飞行时间信息和峰值强度信息。测试结果显示,该线性模式APD三维成像探测器可同时获取时间信息和强度信息,成像功能正常。     

低噪声非制冷红外焦平面阵列驱动电路的设计

针对非制冷红外焦平面驱动电路在噪声和可靠性方面的高要求,分析了降低直流偏置电压噪声以降低红外焦平面阵列噪声的可行性,提出了一种新型低噪声的非制冷红外焦平面驱动电路.该驱动电路采用ADI公司的AD8606系列高精度低噪声运算放大器构成一个直流缓冲器,其具有强大的直流驱动能力和低噪声性能,实现了直流偏置电路.采用Altera公司的Cyclone Ⅱ系列可编程逻辑器件,设计红外焦平面的时序驱动电路.测试结果表明:焦平面探测器均方根噪声降低至397.83μV,为后续非制冷红外热像仪的研制奠定了基础.     

线性模式主被动碲镉汞APD探测器测试研究

碲镉汞雪崩光电二极管（Avalanche Photodiode, APD）探测器在主被动模式下能同时获取目标物体的强度信息和时间信息,实现实时的三维探测。高精度时间标定的测试方法是验证三维测距的基础。文中分析了盖革模式和线性模式的优缺点,针对一种线性模式主被动HgCdTe APD探测器的读出电路结构进行了分析,并对TOF计算方法进行了研究,在此基础上搭建了一套高精度时间标定的测试平台,对系统和环境噪声进行了测试,得到噪声带来的时间抖动为179 ps。对测试仪器带来的固定时延进行了校准,对影响TOF精度的电压、电容、斜坡发生器的精度以及高精度电压源的精度等参数进行了理论分析,在77 K下完成了线性模式HgCdTe APD探测器的主、被动信息的测试。测试结果得到低温下电路线性度高达99.9%,饱和电荷容量为7 Me?,时间精度抖动的均方根为2.107 ns,证明该测试平台和方法能有效地评估探测器的性能,为红外精准探测提供了参考。     

非致冷红外焦平面阵列读出电路的设计和SPICE模拟

读出电路是非致冷红外焦平面阵列的核心部件之一,对电路进行SPICE模拟是验证电路的重要手段。针对近年来得到迅猛发展的微测辐射热计(VOx)非致冷红外焦平面阵列的特点,提出了相应CMOS读出电路的设计方案,并用PSpice9.2给出了4×4CMOS读出电路的实现和精确的模拟结果。模拟结果表明,该方案是适合微测辐射热计非致冷红外焦平面阵列读出电路一种较为理想的形式,同样也适合于大阵列(如160×120和320×240)的CMOS读出电路。     

非制冷红外焦平面阵列读出电路设计研究

非致冷红外焦平面阵列技术正在迅速发展，应用领域日益扩展。本文简要介绍了非致冷焦平面阵列(UFPA)的发展历程和现状。对其核心部件之一，即读出电路(ROIC)，以热释电焦平面阵列和微测热辐射焦平面阵列所使用的ROIC为例，进行了原理分析和讨论。最后对未来非致冷红外焦平面阵列读出电路的发展方向进行了简单探讨。     

单光子探测InGaAs雪崩焦平面像素级高分辨率低误码时间数字转换电路

单光子探测在量子信息、生物医学、激光雷达成像等领域具有重要应用前景,InGaAs盖革雪崩焦平面具有单光子探测灵敏度,通过计量光子飞行时间实现距离探测,时间数字转换精度决定整个探测系统的测距精度,是近年来单光子探测领域的研究热点。设计了一款64×64面阵型像素级高分辨低误码时间数字转换阵列电路（Time to Digital Converter, TDC）,采用局部共享型高中低三段式异步周期TDC结构。低段位TDC全阵列共享,基于压控延迟链（Voltage Control Delay Line, VCDL）分相时钟实现亚纳秒计时;中高段位每个像素独享,中段位采用分频计数器降低时钟频率,降低阵列整体功耗,高段位采用线性反馈移位寄存器实扩展计时量程并实现计时、数据存储、输出一体化。采用延迟采样方案显著降低了因段间计数时钟不匹配导致的数据锁存误码问题。采用0.18 μm CMOS工艺流片,实测250 MHz参考时钟频率下分辨率0.5 ns,积分非线性?0.4~0.6 LSB,微分非线性?0.4~0.4 LSB,TDC转换单调,有效量程位数13位,20 kHz帧频功耗380.5 mW。     

一种通用的时间数字转换器码密度校准信号产生方法及其实现

该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时路径上,实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7 现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC,利用该方法校准plain TDC的码宽(抽头延迟时间),研究校准了2抽头方式下的TDC的性能参数,时间分辨率(对应TDC的最低有效位,Least Significant Bit, LSB)为24.9 ps,微分非线性为(–0.84～3.1)LSB,积分非线性为(–5.0～2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现,多次测试考核结果表明,单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源,重复性、稳定性较好,实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。     

用于超快光计时的时间数字转换器

设计了一款基于延迟锁定环(DLL)和同步计数器结构的10位片上时间数字转换电路(TDC).采用两步层级设计方法,利用同步计数器进行粗量化输出6位二进制码,量化时钟周期的整数倍,再利用高性能差分DLL输出16路固定相移的时钟信号采样,精量化不足一个时钟周期的部分,输出4位温度计码.该结构可以提供较好的精度、动态范围以及转换速度,与传统的子门延时TDC相比,该结构TDC占用的芯片面积更少,转换速度更高,受工艺、电压及温度影响更少.仿真结果表明:该TDC具有LSB 62.5 ps和MSB 64 ns的动态范围,满足一般与时间相关的单光子计数需要.     

一种新颖的低非线性全数字多相时钟产生电路

通过对传统的全数字多相位时钟产生电路进行分析和总结,提出一种新颖的延时校准算法。该算法通过优化调整延时单元的顺序,大大改善了全数字多相位时钟产生电路的非线性。整个电路基于全数字延迟锁相环,采用0.13μm CMOS工艺实现,并成功用于时间数字转换器中。输入时钟频率范围在110 MHz到140 MH间,对应的输出相位差为446 ps到568 ps,积分非线性小于0.35 LSB,微分非线性小于0.33 LSB。     

A 100-ps time-resolution CMOS time-to-digital converter for positron emission tomography imaging applications

An integrated CMOS subnanosecond time-to-digital converter (TDC) has been developed and evaluated for positron emission tomography (PET) front-end applications. The TDC architecture combines an accurate digital counter and an analog time interpolation circuit to make the time interval measurement. The dynamic range of the TDC is programmable and can be easily extended without any timing resolution degradation. The converter was designed to operate over a reference clock frequency range of 62.5 MHz up to 100 MHz and can have a bin size as small as 312.5 ps LSB with 100-ns conversion times. Measurements indicate the TDC achieves a DNL of under /spl plusmn/0.20 LSB and INL less than /spl plusmn/0.30 LSB with an rms timing resolution of 0.312 LSB (97.5 ps), very close to the theoretical limit of 0.289 LSB (90 ps). The design is believed to be the first fully integrated CMOS subnanosecond TDC used in PET medical imaging and the first realization of a CMOS TDC that achieves an rms timing resolution below 100 ps within a 100-ns conversion time.     

基于门控多路环形振荡器的时间数据转换器

A gated ring oscillator(GRO) based time-to-digital converter(TDC) is presented.To enhance the resolution of the TDC,a multi-path structure for the GRO is used to achieve a higher oscillation frequency and an input stage is also presented to equivalently amplify the input time difference with a gain of 2.The GRO based TDC circuit is fabricated in TSMC 65 nm CMOS technology and the core area is about 0.02 mm~2.According to the measurement results,the effective resolution of this circuit is better than 4.22 ps under a 50 MHz clock frequency. With a 1 ns input range,the maximum clock frequency of this circuit is larger than 200 MHz.Under a 1 V power supply,with a 200-800 ps input time difference,the measured power consumption is 1.24 to 1.72 mW at 50 MHz clock frequency and 1.73 to 2.20 mW at 200 MHz clock frequency.     

碲镉汞线性雪崩焦平面器件评价及其应用(特邀)

碲镉汞线性雪崩焦平面探测器具有高增益、高带宽及低过剩噪声等特点,在航空航天、天文观测、军事装备及地质勘探等领域展现了巨大的应用潜力。目前,国内已经开展了碲镉汞线性雪崩焦平面器件的研制工作,但缺乏评价其性能的方法及标准,同时对其的应用仍然处于探索阶段。首先分析了表征线性雪崩焦平面器件性能的关键参数,同时基于碲镉汞线性雪崩焦平面器件的特点,探讨了雪崩焦平面器件在主/被动红外成像、快速红外成像等领域的应用,最后对碲镉汞雪崩焦平面器件的未来发展进行了展望。     

InSb焦平面探测器的J-T制冷器

论述了InSb红外探测器制冷的必要性及所需的制冷温度，分析了InSb焦平面探测器对制冷的要求比分立引出（或单元）探测器更为严格的原因，指出InSb焦平面探测器的制冷温度在77－90K区间，其探测率变化不大；在137K时，分立引出（或单元）InSb探测器仍有较高输出信噪比，但这时焦平面探测器的SNR却有较严重的下降。试验表明，采用J－T节流制冷器的InSb焦平面探测器可以实现高性能。     

一种基于FPGA的时钟相移时间数字转换器

提出了一种基于Xilinx Virtex-5 FPGA的时钟相移采样(SCS)时间数字转换器(TDC)。利用Virtex5内部的时钟管理模块(CMT)产生16路固定相移的时钟信号,经过16路D触发器对输入信号同时进行采样量化。与传统的基于抽头延迟链结构相比,所用资源更少,性能更加稳定。仿真结果表明,该TDC的精度高于64 ps,占用数字时钟管理(DCM)与锁相环(PLL)资源小于20%,积分非线性(INL)和微分非线性(DNL)都小于0.3 LSB。