流水线设计中的关键技术研究

流水线技术的出现改变了计算机传统的顺序执行模式,通过指令的重叠执行,提高了指令执行的并行性,极大地提高了计算机系统的性能。针对微处理器流水线设计中的一些难点,通过分析流水线性能,给出了流水线设计中需要考虑的两个关键技术:流水线最佳级数的选取方法和流水线的划分,并简要介绍了时钟分配问题。     

异步集成电路设计方法综述

异步电路相对同步电路而言具有无时钟偏斜、模块化程度高、功耗低、电磁兼容性强等优势,越来越受到人们的广泛关注.异步电路设计方法是异步电路研究中的一个重点,文中将异步电路设计方法的发展历程划分为3个阶段,并着重对第3个阶段的设计方法进行了综述.根据设计方法的描述方式和设计粒度,首先将第3阶段进一步划分为语法驱动转换的设计方法、同步-异步转换的设计方法和基于定制的细粒度高性能异步流水线设计方法3类;然后从设计方法的理论基础、电路模型、设计自动化程度、电路性能等多个角度进行介绍并比较.最后对异步电路设计方法未来的发展趋势进行了展望.     

一种堆栈型Java处理器的流水线设计

针对目前嵌入式系统的特点，设计了一种四段流水线的堆栈型Java微处理器核。使用双口RAM作为Java栈，减小了存储资源的消耗。通过硬件在一个时钟周期内直接执行Java虚拟机(JVM)中大多数简单的算术／逻辑指令；通过微代码模拟在若干时钟周期内完成中等复杂指令处理；提供硬件陷阱机制，以支持JVM中非常复杂和面向对象指令的软件仿真。综合硬件资源和运行效率两方面的需求可灵活选择不同的指令实现方式，为Java处理器在FPGA中的移植实现提供方便。     

基于异步映射的异步流水线设计

论文提出了"异步映射"的概念,即在传统同步流水线基础上,试图将控制部分和数据计算部分分离,将控制部分用优化的异步电路替换,得到兼具异步和同步电路优点的流水线结构。论文首先证明了基于锁存器的流水线在同步时钟和异步流水线控制下能够获得相近的性能和完全相同的结果,然后以"异步映射"的方法实现了一款基于锁存器的16位异步DSP的设计。通过对DSP的性能进行分析,"异步映射"的可行性得到了验证。"异步映射"也可以被应用于基于寄存器的流水线和复杂流水线结构,达到利用同步设计的丰富资源发挥异步设计长处的目的。     

一种读写深度可配置的异步FIFO设计

随着设计复杂度的不断提高,现代电子信息设计中,单一时钟驱动已无法满足设计与应用的需求。基于多时钟驱动的设计已经越来越普遍,在异步时钟域的设计中,跨时钟域数据信号传输是必须考虑的一个问题。控制信号一般使用握手协议来实现异步传输,对于异步时钟域大数据量的传输则经常使用异步FIFO来实现。     

异步微处理器设计方法研究

随着半导体工艺的发展,同步微处理器面临的时钟分布、功耗、设计复杂性等问题日益突出,异步微处理器得到广泛的研究和关注。在分析异步握手协议与控制部件的基础上,总结了异步微处理器设计的主要方法,详细阐述了异步控制器综合、基于传统同步设计工具的异步设计方法、去同步技术等热点问题,并介绍了典型的异步微处理器。     

基于指令集模拟器的处理器建模与验证

介绍处理器仿真建模技术以及指令集模拟器在其中的应用,讨论处理器ISA, MA模型建立以及指令精确、时钟精确的指令集模拟器实现方法,提出一种基于多线程技术的调试器集成方法,介绍指令集模拟器在一款密码专用微处理器开发过程中的具体应用方法。     

无线定位系统中的异步测距算法研究

分析了无线定位系统中传统异步测距算法节点时钟漂移对定位精度的影响,为了减小测距误差,提出了一种改进的伪对称双边双向测距算法(PSDS-TWR).该算法采用多请求单确认的测距方法.仿真和分析结果表明,该方法减小了时钟漂移所带来的测距误差,提高了定位精度.     

类脑处理器异步片上网络架构

类脑处理器较深度学习处理器具有能效优势.类脑处理器的片上互连一般采用具有可扩展性高、吞吐量高和通用性高等特点的片上网络.为了解决采用同步片上网络面临的全局时钟树时序难以收敛的问题以及采用异步片上网络面临的链路延迟匹配、缺乏电子设计自动化工具实现和验证的问题,提出了一种异步片上网络架构——NosralC,用于构建全局异步局部同步（global asynchronous local synchronous,GALS）的多核类脑处理器. NosralC采用异步链路和同步路由器实现.实验表明,NosralC较同步基线,在4个类脑应用数据集下展现出37.5%～38.9%的功耗降低、5.5%～8.0%的平均延迟降低和36.7%～47.6%的能效提升,同时增加不多于6%的额外资源以及带来较小的性能开销（吞吐量降低0.8%～2.4%）. NosralC在现场可编程门阵列（FPGA）上得到了验证,证明了该架构的可实现性.     

异步128位AES算法的硬件设计

基于四相握手协议设计异步流水线,实现单轮运算内流水操作,设计轮运算启动模块和异步控制信号生成模块,满足算法多轮运算的需要。在子密钥生成模块、字节替代模块和列混合模块使用复用技术,降低了对硬件的需求。在COMS0.18μm工艺下进行综合、布局布线和仿真,与采用同样数据路径设计方法的同步电路相比,吞吐率提高了12.5%。     

Designing an asynchronous processor using Petri nets

Using a simple example, we demonstrate how to design and analyze asynchronous systems from labeled Petri net specifications, later refining, transforming, and translating them for implementations     

Some key issues in designing MT systems

Development of a machine translation system (Mts) requires many tradeoffs in terms of the variety of available formalisms and control mechanisms. The tradeoffs involve issues in the generative power of grammar, formal linguistic power and efficiency of the parser, manipulation flexibility for knowledge bases, knowledge acquisition, degree of expressiveness and uniformity of the system, integration of the knowledge sources, and so forth. In this paper we discuss some basic decisions which must be made in constructing a large system. Our experience with an operational English-Chinese Mts, ArchTran, is presented to illustrate decision making related to procedural tradeoffs.We would like to thank the Behavior Tech Computer Corp. for its full financial support for research described in this report, and members of the MT research team at the corporation's R&D center for technical support. Also, several referees for this journal offered helpful suggestions.     

AMT: asynchronous in-place matrix transpose mechanism for sunway many-core processor

Matrix multiplication is widely used in a variety of application domains. When the input matrices and the product differ in the memory format, matrix transpose is required. The efficiency of matrix transpose has a non-negligible impact on performance. However, the state-of-the-art software solution and its optimizations suffer from low efficiency due to frequent interference to main pipeline and their inability to achieve parallel matrix transpose and multiplication. To address this issue, we propose AMT, an asynchronous and in-place matrix transpose mechanism based on C2R algorithm, to efficiently perform matrix transpose. AMT performs matrix transpose in an asynchronous processing module and uses two customized asynchronous matrix transpose instructions to facilitate processing. We implement the logic design of AMT using RTL and verify its correctness. Simulation results show that AMT achieves an average of 1.27x (up to 1.48x) speedup over a state-of-the-art software baseline, and is within 95.4% of an ideal method. Overhead analysis shows that AMT only incurs small area overhead and power consumption.

     

Proactive resource allocation for asynchronous real-time distributed systems in the presence of processor failures

We present two proactive resource allocation algorithms, RBA^*-FT and OBA-FT, for fault-tolerant asynchronous real-time distributed systems. The algorithms consider an application model where task timeliness is specified by Jensen's benefit functions and the anticipated application workload during future time intervals is described by adaptation functions. In addition, we assume that reliability functions of processors are available a priori. Given these models, our objective is to maximize aggregate task benefit and minimize aggregate missed deadline ratio in the presence of processor failures. Since determining the optimal solution is computationally intractable, the algorithms heuristically compute sub-optimal resource allocations, but in polynomial time. Experimental results reveal that RBA^*-FT and OBA-FT outperform their non-fault-tolerant counterparts in the presence of processor failures. Furthermore, RBA^*-FT performs better than OBA-FT, although OBA-FT incurs better worst-case and amortized computational costs. Finally, we observe that both algorithms robustly withstand errors in the estimation of anticipated failures.     

内网数据存储安全关键技术分析

内网数据存储的安全一直是各大企业所进行防护的重点,也是一项关键网络技术的探讨。论文简单分析了内网安全的定义及其设计的原则,结合网络技术的进步发展,提出了从文件分布式存储、文件透明解密过滤器以及多协议并行安全系统上进行内网数据存储安全的防护,力求进一步提高内网数据存储的安全性。     

基于DSP的异步电机伺服控制系统

介绍了基于DSP的全数字交流伺服系统,指出了采用矢量控制技术与电流环、位置环、速度环三闭环相结合的整体控制方法.并介绍了相应的硬件系统结构与软件系统结构,对交流异步伺服系统的构建有一定指导意义.     

面向网络处理器的软件组件技术研究*

基于网络处理器的系统是一种复杂的嵌入式系统,具有实时、资源受限和异构的特点.组件技术可以实现有效的软件开发,但是通用的组件技术不适合基于网络处理器的系统.研究将组件技术应用于基于网络处理器的系统的问题,分析了硬件系统结构和目标应用的特点,提出了组件模式,定义了框架服务,并讨论了软件性能工程.其组件技术也适用于其他类似的多核系统.