共查询到20条相似文献,搜索用时 0 毫秒
1.
2.
基于0.18μm标准CMOS工艺,设计并实现了一个单环三阶开关电容Σ-Δ调制器。电路采用具有加权前馈求和网络的积分器级联型拓扑结构,采用优化的具有正反馈的单级A类OTA来降低功耗。在设计中,采用电流优化技术来降低运算跨导放大器(OTA)的功耗。Σ-Δ调制器的过采样率为128,时钟频率为6.144 MHz,信号带宽为24 kHz,最大信噪比为100 dB,动态范围为103 dB。电路在1.8 V电源供电下功耗为2.87 mW。 相似文献
3.
4.
基于180 nm CMOS工艺,设计了一种应用于音频领域的可重构前馈式3阶Σ-Δ连续时间调制器。传统Σ-Δ连续时间调制器只有一种工作模式,而该设计利用可重构的积分器使Σ-Δ连续时间调制器具有高精度和低功耗两种工作模式。此外,采用的加法器提前技术减小了调制器功耗,负电阻补偿技术提高了调制器的SNDR,额外环路延时补偿技术提高了调制器的稳定性。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,低功耗模式下调制器的SNDR为94.7 dB,功耗为291 μW;高精度模式下调制器的SNDR为108 dB,功耗为436.6 μW。 相似文献
5.
6.
7.
8.
介绍了一种适用于语音信号处理的16位24 kHzΣ-Δ调制器。该电路采用单环三阶单比特量化形式,利用Matlab优化调制器系数。电路采用SIMC 0.18μm CMOS工艺实现,通过Cadence/Spectre仿真器进行仿真。仿真结果显示,调制器在128倍过采样率时,带内信噪比达到107 dB,满足设计要求。 相似文献
9.
10.
一种低电压工作的高速开关电流Σ-Δ调制器 总被引:1,自引:0,他引:1
基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器.工作中采用TSMC 0.35μm CMOS数字电路工艺平台,在低电压工作下进行电路参数优化.实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度.与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作. 相似文献
11.
基于0.18 μm CMOS工艺,采用离散3阶前馈结构,设计了一种低功耗音频调制器。采用4位SAR量化器,相比于Flash ADC类型的量化器,减少了比较器的个数,降低了量化器的功耗。与传统的利用有源加法器对输入信号和积分器输出进行求和的方式不同,该设计利用SAR量化器实现输入信号的求和,极大地降低了整个调制器的功耗。此外,调制器采用增益提高型低功耗放大器结构,相比于套筒式共源共栅放大器、折叠式共源共栅放大器等传统类型的放大器,节省了功耗。仿真结果表明,在20 kHz信号带宽、1.8 V电源电压下,调制器的SNDR为94.6 dB,SFDR为107 dB,功耗仅为145 μW。 相似文献
12.
13.
14.
15.
16.
17.
基于55 nm CMOS工艺,设计了一种级间运放共享的级联噪声整形(MASH)结构Σ-Δ调制器。采用2-2 MASH结构对调制器参数进行了设计。对经典结构的开关电容积分器进行了改进,并应用到调制器电路的设计中,实现了两级调制器之间的运放共享,在达到高精度的同时减少了运放的数量,显著降低了MASH结构调制器的功耗。仿真结果表明,在3.3 V电源电压下,调制器信噪失真比为111.7 dB,无杂散动态范围为113.6 dB,整体功耗为16.84 mW。 相似文献
18.
低压低功耗运算放大器结构设计技术 总被引:6,自引:0,他引:6
低电压、低功耗、动态摆幅达到轨到轨(Rail—to—Rail)的运放是实现SOC设计的核心,而相关的输入输出模块是其中的关键技术。本文分析了两种分别工作于弱反型区和强反型区的恒跨导Rail—to—Rail输入级,同时给出了低压和极低压下两种AB类控制输出级的实现方案,并对各方案进行了比较和总结。 相似文献
19.