共查询到19条相似文献,搜索用时 296 毫秒
1.
设计了一种用于测试SDRAM的可编程直接存储器存取控制模块(PDMA),把设计的PDMA作为IP软核,在基于PCI环境的RTL仿真平台上进行功能仿真、综合并将结果下载到PFGA上,建立基于FPGA的测试平台进行硬件测试验证。结果表明,板上PDMA工作频率66MHz,达到快速访问的设计要求。PDMA仿真了多个IP与SDRAM的数据交换,并且建立在通用的PCI环境下。因此本设计方法和建立的仿真测试环境可用于不同的IP,是解决不同IP开发中十分重要的仿真测试方案,大大缩短了IP开发的测试和验证的时间,对于发展IP软核有重要意义。 相似文献
2.
3.
重点阐述了USB接口IP核关键模块的设计和验证,用VerilogHDL对USB IP核协议RTL级代码编写,对USB协议的数据流、传输等进行了深入的分析,在Xilinx ISE软件平台上进行了FPGA综合,并在Xilinx FPGA开发板上调试成功。通过在ModelSim6.0上仿真、ISE9.1上综合并在FPGA开发板上验证,最后采用0.35μm CMOS工艺实现版图设计,工作频率120MHz,3.3V电压时工作电流9mA,静态电流40μA。结果表明文中USB接口IP设计是可行的。 相似文献
4.
采用Nios II嵌入式软核构建液晶屏的驱动的解决方案。在FPGA片上系统中调用嵌入式处理器Nios II软核等需要的IP核构建出TFT-LCD控制器,IP 核参数化,可以根据不同LCD屏进行配置;利用C/C++语言进行软件设计和开发,实现图片数据同步、像素数据转换、缓存、数据传输及图像显示。用SignalTap II逻辑分析仪对TFT-LCD控制器进行仿真验证。测试结果显示,所设计的TFT-LCD控制器很好的实现对TFT-LCD的控制,图片显示清晰;该设计方法简便快捷,设计的控制器可以适用于多种型号液晶屏。 相似文献
5.
6.
数字视频接口规范为独立显示的视频数据提供了一个高速数字链接,其核心技术是传输最小化差分信号(TMDS)。文章分析了TMDS的架构和设计原理,详细阐述了TMDS软核的设计方法,采用自顶向下(Top-Down)的设计方法和流程图模式,设计出具有自主知识产权的、可灵活移植的TMDS接收器和发送器(IP软核),并通过FPGA实现验证。该IP软核不仅可以应用于专用的高分辨率雷达显示,也可以用于一般用途的手持设备。 相似文献
7.
8.
提出了一种基于FPGA的卷积运算IP核的设计方法.充分利用FPGA的并行体系架构和丰富的块存储资源采用规则的模块化的设计方法并兼顾可扩展的原则完成了二维图像卷积IP核的设计,实现了实时图像卷积运算中卷积窗口大小和卷积系数的灵活调整.这种新的卷积IP核在充分节约硬件资源的前提下很好地满足了实际的应用,使得卷积运算在图像处理应用中更加灵活方便. 相似文献
9.
为减小边坡监测雷达系统中巨大的数据运算和传送压力,并充分利用Xilinx Kintex-7 FPGA内部富余的硬件资源,设计了针对调频连续波的地基合成孔径雷达回波数据的快速预处理系统。该系统利用FPGA的并行处理能力与流水线结构,结合Xilinx ISE14.7开发平台中AM/ROM、Divider、FFT IP核,实现了任意数量PRT信号相干积累、汉宁窗加窗滤波以及距离向压缩三项功能。经该系统处理后,在雷达回波数据到达DSP之前,雷达回波信号的信噪比得到了显著提高,距离向旁瓣得到了有效抑制,同时雷达系统的实时处理能力得到了极大的提升。 相似文献
10.
基于SOPC和DDS技术的介电电泳芯片控制系统设计 总被引:1,自引:1,他引:0
介绍了一种利用SOPC和DDS技术控制介电电泳芯片的方案.通过FPGA的DSP开发工具DSP Builder对直接数字频率合成器(DDS)进行建模,在QuartusII软件中生成DDS IP核.以Altera公司的嵌入在FPGA(Cy-clonII EP2C35)中的RISC结构的CPU软核NiosII为基础,控制四相位DDS模块实现驱动行波介电电泳芯片所需的四相位正弦波频率、相位和幅度的数字预制和步进,使介电电泳芯片内形成行波介电电场,驱动生物粒子随行波作定向移动,达到分离不同生物粒子的目的.重点讨论了基于DSP Builder的DDS IP核设计,系统的软、硬件实现方法,并通过仿真分析证明了这种设计方法的正确性和实用性. 相似文献
11.
星载设备长时间工作在空间环境中,宇宙中的带电粒子会造成器件功能异常,产生存储器软错误,严重时会损坏硬件电路.为模拟辐照环境对器件的影响,利用Xilinx公司的软错误缓解(SEM)控制器IP核,搭建了基于Xilinx Kintex-7的验证与测试平台,完成对SEM IP核的功能验证.为提高测试效率,设计了基于上述平台的自动注错方法.经过验证,该方法能够达到预期的帧地址覆盖率.实验结果表明,SEM IP核具备软错误注入与缓解功能,自动注错方法有利于此IP核的实际应用. 相似文献
12.
13.
14.
提出一种基于Loeffler算法的2-D DCT IP软核设计方法.用移位和加法运算代替乘法运算.为减少芯片占用面积,对乘法系数采用CSD编码,1-D DCT复用技术;为提高电路的速度,采用流水线结构,优化转置矩阵.基于上述算法,设计了用Verilog HDL语言描述的IP软核.对软核进行了编译、综合、布局布线和后仿真,验证了算法的正确性.实验结果显示最高工作频率可以达到139.43MHz,能够满足视频图像压缩的实时性要求. 相似文献
15.
16.
采用IP核的设计方法,将外设组件互连标准(PCI)总线接口与具体功能应用集成在一个FPGA上芯片,提高了系统的集成度。在对PCI IP核进行概述的基础上,介绍了IP核的设计方法,实现了PCI总线接口,并设计DMA控制器解决了接口和主机间的数据传输瓶颈问题,最后说明了驱动程序的设计方法。通过在PCI机箱的实验测试,设计在功能和时序上均符合PCI技术规范,而且硬件工作稳定可靠,达到预期目标。 相似文献
17.
18.
19.
现场可编程门阵列(FPGA)是一种应用灵活的电子器件。以Xilinx公司的FPGA为目标器件,利用Xilinx公司的Microblaze微处理器软核,采用基于FPGA的嵌入式系统设计的方法,对构建基于Xilinx FPGA的以太网数据通信系统进行了研究,给出一种不同以往的在FPGA下实现全部以太网的方案。给出了系统的软硬件各个模块以及整体设计的实现,最后通过一个简单的远程控制实例介绍了其工作流程。 相似文献