一种7~13 GHz低插损6位数字衰减器

设计了一种基于0.25 μm GaAs p-HEMT工艺的低插损6位数字衰减器。采用Pi型衰减结构与T型衰减结构级联的方式,实现低插入损耗和高衰减精度。采用相移补偿电路减小附加相移,采用幅度补偿电路提高衰减精度。仿真结果表明,在7~13 GHz范围内,该数字衰减器的RMS幅度误差小于0.5 dB,插入损耗小于5.6 dB,10 GHz时1 dB压缩点的输入功率约为29 dBm,附加相移为-7°~+6.5°,输入输出回波损耗小于-11 dB。芯片尺寸为2.50 mm×0.63 mm。     

一种DC～10GHz的低附加相移高衰减精度的开关型衰减器

本文设计了一种DC～10GHz的带有低附加相移以及高衰减精度的6位开关型衰减器。分析了三种传统的开关型的T型、简化T型以及∏型衰减器的拓扑结构^[1],通过在∏型衰减器的结构中采用电感和电容补偿技术,实现在超宽带范围内的低附加相移^[2]。该基于55-nm CMOS工艺的6位衰减器,芯片核心版图面积为0.05mm²,仿真结果表明,该衰减器在DC～10GHz频段范围内的插入损耗为3dB～4.3dB,64态的回波损耗均小于10.6dB,衰减误差的均方根值小于0.18dB,64态的衰减附加相移小于2.5度,衰减器在5GHz时处于参考态下的1dB压缩点对应的输入功率为7.7dBm。     

一种新颖的4bit和5bit超宽带GaAs单片数字衰减器

介绍了一种新颖的DC～20GHz的4bit和5bit GaAs单片数字衰减器的设计、制造和测试结果．该衰减器的设计采用纵向思维的方法．最终得到的4bit数字衰减器的主要性能指标是：在DC～20GHz频带内,插入损耗≤3.5dB,最大衰减量15dB,衰减步进1dB,衰减平坦度≤0.2dB,衰减精度≤±0.3dB,两端口所有态的电压驻波比≤1.6,相对于参考态,衰减态的插入相移在－10°～5°以内,芯片尺寸1.8mm×1.6mm×0.1mm．5bit数字衰减器的主要性能指标是：在DC～20GHz频带内,插入损耗≤3.8dB,最大衰减量15.5dB,衰减步进0.5dB,衰减平坦度≤0.3dB,衰减精度≤±0.4dB,两端口所有衰减态的电压驻波比≤1.8,相对于参考态,衰减态的插入相移在－14°～2°以内,芯片尺寸2.0mm×1.6mm×0.1mm．     

(10～20)GHz低附加相移数控衰减器设计

基于GaAs 0.25 μm pHEMT工艺，设计一款高精度、低附加相移数控衰减器。该低附加相移数控衰减器由6位衰减单元级联组成，衰减范围为（0～31.5）dB，步进为0.5 dB。在（10～20）GHz工作频率范围内，衰减器插损小于4.8 dB，所有衰减状态衰减精度不大于±0.5 dB、附加相移不大于±3°，输入驻波系数不大于1.4，输出驻波系数不大于1.5。     

0.5μm GaAs PHEMT数字衰减器设计

采用0.5μm GRAs PHEMT工艺设计了两款工作于1～4 GHz的数字衰减器.一款为选择式衰减器,衰减量0.5 dB和15dB,插入损耗≤1 dB,所有衰减状态的输入输出驻波比≤1.7;另外一款为3 bit数字衰减器.衰减步进0.8 dB.最大衰减量5.6 dB,插入损耗≤1 dB,所有衰减状态的输入输出驻波比≤1.8,相对于参考态,衰减态的插入相移在-3°～2°之间.     

带数字驱动的Ku波段6bit数控衰减器设计北大核心CSCD

采用GaAs增强/耗尽型（E/D）赝配高电子迁移率晶体管（PHEMT）工艺研制了一款带数字驱动的Ku波段6bit数控衰减器微波单片集成电路（MMIC）。该MMIC将数字驱动和6bit数控衰减器集成在一起,数字驱动电路采用的是直接耦合场效应晶体管逻辑（DCFL）电路,6bit数控衰减器由6个衰减基本态级联组成。版图经过合理优化后,最终的MMIC芯片尺寸为2.4mm×1.3mm。测试结果表明,在12~18GHz,芯片可以实现最大衰减量为31.5dB,步进为0.5dB的衰减量控制。衰减64态均方根误差小于0.6dB,附加相移-2°~2.5°,插入损耗小于6.1dB,输入输出驻波比均小于1.5∶1。     

Q波段双通道幅度控制多功能芯片

设计了一款Q波段的双通道多功能单片电路,其内部集成了威尔金森功分器、六位0.5 dB步进数控衰减器和单刀双掷开关。在设计过程中,开关单元电路采用三级并联结构,有效降低电路插入损耗,提高隔离度;数控衰减器单元采用多节并联T型结构,改善高频段插入损耗和衰减精确度指标。通过以上设计方法,该单片电路在40~50 GHz插入损耗为10 dB,隔离度为26 dB;能够实现幅度控制步进0.5 dB,最大衰减量31.5 dB。     

10.4~28 GHz的超宽带6位数字衰减器设计

基于中芯国际40 nm CMOS工艺设计并实现了一种超宽带6位数字衰减器,其工作频率为10.4～28 GHz。该衰减器采用内嵌式开关型结构,6位衰减单元的设计采用T型、桥T型和π型三种拓扑结构。该6位衰减器可以实现0.5 dB的衰减步进,31.5 dB的动态衰减范围。采用大衰减量幅度补偿电路和高匹配特性的衰减位级联结构,衰减器在10.4～28 GHz的频段范围内具有平坦的64态衰减量,衰减器的整体前仿真插入损耗为1.73～2.08 dB,后仿真插入损耗为4.32～6.31 dB,64态的输入输出回波损耗均小于-10 dB。     

一种高频超宽带低插损大衰减范围CMOS数字步进衰减器

设计并实现了一种基于65 nm CMOS工艺的低插入损耗大衰减范围的高频超宽带数字步进衰减器。采用桥T型和π型衰减网络的开关内嵌式衰减结构,该结构具有端口匹配好、衰减精度高的特点;采用恒定负压偏置设计,减小了插入损耗,提高了高频超宽带性能;采用高匹配度的衰减位级联设计,实现了大衰减范围下的高精度衰减。经测试,在10 MHz~30 GHz频带范围内最大衰减量为31.5 dB,衰减步进为0.5 dB,参考态插入损耗<3.5 dB,衰减误差均方根值<0.45 dB。芯片总面积为2.30×1.20 mm^(2)。     

超低附加相移0.5GHz～18GHz六位数控衰减芯片设计

在简要介绍MMIC技术的基础上论述了使用ADS仿真软件设计超低附加相移0.5GHz～18GHz六位数控衰减芯片的方法。该衰减芯片由相对独立的六位衰减单元级联而成,在0.5GHz～18GHz频带范围内,插入损耗小于5dB,衰减精度不大于±(0.2+10%A)dB;步进为0.5dB;驻波不大于1.5;附加相移不大于±3.5°;电路芯片尺寸为2.4mm×1.2mm×0.1mm。采用TTL电平逻辑控制,开关速度小于20ns。芯片背面既是直流地也是射频地,可广泛用于相控阵系统。