Σ-Δ调制器在SIMULINK下的噪声模型

为了满足在行为级对Σ-Δ调制器进行完整仿真的需要,提出了在SIMULINK环境下Σ-Δ调制器的噪声模型,包括采样时钟抖动、开关热噪声(kT/C噪声)、运算放大器的有限增益、有限带宽、压摆及饱和电压等非理想因素。在给出具体噪声模型的基础上,构造出二阶Σ-Δ调制器模型。通过仿真,验证了噪声模型的正确性。     

Σ-ΔA/D转换器中电压放大型运放的高线性度设计

高阶、高精度是当前Σ-Δ调制器的设计趋势,随着系统结构越来越复杂,带内量化噪声的噪声背景逐渐降低,已不再成为制约调制器精度的主要瓶颈。整个系统的线性失真度对调制器最终精度的影响越来越大,甚至成为决定因素。为提高Σ-Δ调制器的线性度,对运算放大器这一主要非线性源进行了深入的分析,并提出若干优化方案。最后,通过一个三阶单环Σ-Δ调制器结构进行了仿真验证。采用电压放大、AB类输出的运算放大器结构,大大减小了系统功耗。     

一种消除失调电压的增量型Σ-Δ调制器

基于增量型Σ-Δ调制器理论,利用Matlab的Simulink仿真工具,建立了考虑非理想因素的3阶前馈式增量型Σ-Δ调制器系统模型,并进行了仿真。仿真结果显示,信号噪声比达到98.2 dB,有效输出位达到16.02位。引入消除失调电压的技术后,基于宏力半导体0.18 μm标准CMOS工艺,对3阶前馈式增量型Σ-Δ调制器进行电路和版图设计,Spice后仿真结果显示,信号噪声比达到92.79 dB,有效输出位达到15.12位。     

Σ-Δ调制器在非理想环境中的仿真

介绍了一整套Simulink模型,利用其可以对任何Σ-Δ调制器的性能进行详尽的仿真.给出的模型中考虑了大量Σ-Δ调制器的非理想因素,例如采样时钟抖动、kT/C噪声和运算放大器参数(噪声、有限增益、有限带宽、转换速率和饱和电压)等.针对每个模型给出了详尽描述和所有实现细节.文中所有仿真的对象为一典型的二阶SC Σ-Δ调制器结构.最后的仿真结果论证了仿真模型的正确性.     

低电压Σ-Δ调制器关键技术及设计实例

介绍了低电压开关电容Σ-Δ调制器的实现难点及解决方案,并设计了一种1 V工作电压的Σ-Δ调制器.在0.18 μm CMOS工艺下,该Σ-Δ调制器采样频率为6.25 MHz,过采样比为156,信号带宽为20 kHz;在输入信号为5.149 kHz时,仿真得到Σ-Δ调制器的峰值信号噪声失真比达到102 dB,功耗约为5 mW.     

微型加速计全差分Σ-Δ接口IC

主要描述一种加速度感应系统全差分Σ-ΔCMOS接口IC。电容传感器接口由一个前端可配置开关电容(SC)电荷放大器和一个末端,一阶SCΣ-Δ调制器组成。本设计采用开关双采样技术(CDS)来消减低频噪声,能有效地隔离高性能Σ-Δ调制器和MEMS传感器。采用0.35μm CMOS技术,在3.3 V电源环境下能够理想工作。仿真结果显示该设计能达到0.55 V/g的精度。     

用于单片集成热真空传感器的Σ-Δ调制器设计北大核心

设计了一款适用于集成热真空传感器的二阶1位Σ-Δ调制器。该调制器采用前馈通道抑制积分器的输出摆幅、降低谐波失真、提高动态范围。为了降低运算放大器的1/f噪声,积分器中引入相关双采样电路。利用Matlab/Simulink,分析运算放大器的非理想性对调制器性能的影响。调制器由全差分开关电容电路实现。仿真结果表明:在4 MHz采样频率和6.8 kHz信号输入频率-3、dBFS幅值下,电路的最大信噪比为86.9 dB,分辨率可达14位。调制器的有效面积为0.67 mm2。3 V电源电压供电时,功耗为12 mW,各项性能指标均满足设计要求。     

用于单片集成热真空传感器的Σ-Δ调制器设计

设计了一款适用于集成热真空传感器的二阶1位Σ-Δ调制器.该调制器采用前馈通道抑制积分器的输出摆幅、降低谐波失真、提高动态范围.为了降低运算放大器的1/f噪声,积分器中引入相关双采样电路.利用Matlab/Simulink,分析运算放大器的非理想性对调制器性能的影响.调制器由全差分开关电容电路实现.仿真结果表明:在4 MHz采样频率和6.8 kHz信号输入频率、-3 dBFS幅值下,电路的最大信噪比为86.9 dB,分辨率可达14位.调制器的有效面积为0.67 mm2.3 V电源电压供电时,功耗为12 mW,各项性能指标均满足设计要求.     

高阻抗低漂移运算功能块

本文对一种共源-共栅串接差分输入级运算放大器的等效输入噪声电压、失调电压温漂、共模抑制比和电源电压抑制比等参数进行了详细的分析。据此而批生产的高阻抗运算功能块的失调电压温漂可低于1μV/℃;低频(0.01～1Hz)噪声峰-峰值低于1.5μV;共模抑制比大于120dB;电源电压抑制比大于100dB。     

斩波稳定型开关电容积分器的设计

利用斩波稳定技术,设计了一种用在Σ-Δ调制器中的低噪声全差分开关电容积分器,电路中的运算放大器采用套筒式共源共栅结构.详细分析了开关电容积分器中存在的非理想特性,同时讨论了斩波稳定的原理,在此基础上对积分器中的运算放大器、开关和电容进行了具体设计.经Cadence环境下的Spectre仿真验证,在3.3 V电源电压下,运算放大器的单位增益带宽为110 MHz,开环直流电压增益达76 dB,积分器在14 kHz处的等效输入噪声电压为0.2 μV·Hz-1/ 2.     

一种LFSR加抖的三阶Σ-Δ调制器设计

基于一款小数频率合成器的设计要求,采用三阶MASH1-1-1结构设计了一种全数字三阶Σ-Δ调制器,并针对调制器输出的周期性难以消除的问题,在累加器的进位输入端口进行了LFSR加抖。使用MATLAB对三阶Σ-Δ调制器进行了仿真,结果表明,经过MASH1-1-1三阶Σ-Δ调制器整形后的量化噪声被推到频率高端,环路带宽内基本不存在小数分频产生的量化噪声,从而有效地提高了锁相环的性能。     

新品发布

内置EMI滤波器的传感器放大器传感器放大器AD8556内置抗EMI滤波器,具有开路和短路保护功能,工作温度为-40～+140℃,可利用串行数据接口在70～1280的增益范围内进行数字编程。AD8556的最大输入失调电压为10mV,最大输入失调电压漂移为65nV/℃,最小共模抑制比(CMR)为94dB,输出箝位可以通过一个外部参考电压来设置,从而安全地驱动低电压A D C。ADI电话:021-5150-3000http://www.analog.com低电压精密仪表放大器精密仪表放大器A D8553具有25mV的最大失调电压、0.1mV/℃的最大失调电压漂移和仅0.7mVP-P(0.1～10Hz)的电压噪声,采用1.5…     

一种应用于CMOS图像传感器数字双采样ADC的PGA电路

提出了一种应用于CMOS图像传感器数字双采样模数转换器(ADC)的可编程增益放大器(PGA)电路。通过增加失调采样电容,采集PGA运放和电容失配引入的失调电压,在PGA复位阶段和放大阶段进行相关双采样和放大处理,通过数字双采样ADC将两个阶段存储电压量化,并在数字域做差,降低了PGA电路引入的固定模式噪声。采用0.18μm CMOS图像传感器专用工艺进行仿真,结果表明:在输入失调电压-30~30mV变化区间,提出的PGA的输出失调电压可以降低到1mV以下,相比传统PGA输出失调电压随输入失调电压单倍线性关系而言大大降低了列固定模式噪声。     

一种用于带通Σ-Δ调制器的25MHz低功耗开关电容谐振器

介绍了一种运用于带通Σ-Δ调制器的谐振频率为25MHz的低功耗开关电容DD谐振器电路.电路采用了运算放大器共享技术和双采样技术,同时对单元电路进行优化,达到功耗最小化.该谐振器电路采用SMIC 0.25μm混合信号CMOS工艺进行设计,整个电路模块面积仅为0.09mm2.测试结果表明,使用该谐振器电路的带通Σ-Δ调制器工作于100MHz采样频率时,对于信号带宽为1kHz的输入信号,调制器的输出在谐振频率处SFDR约为77dB.整个谐振器功耗为10.5mW.     

一种基于前馈补偿技术的高性能CMOS运算放大器

基于传统CMOS折叠共源共栅运算放大器的分析和总结,应用前馈补偿技术,实现了一种高性能CMOS折叠共源共栅运算放大器,不仅保证了高开环增益,而且还大大减小了运放的输入失调电压。设计采用TSMC 0.35μm混合信号CMOS工艺实现,采用Hspice进行仿真,仿真结果表明运放的直流开环增益为95 dB,输入失调电压为0.023 mV,负载电容为2pF时的相位裕度为45.5°。     

基于斩波技术的CMOS运算放大器失调电压的消除设计

实现传感器系统的高分辨率,要求其内部运算放大器具有低失调电压和低噪声的性能,为此介绍了一种可减少运算放大器的失调电压和低频噪声的斩波技术,并基于该技术进行温度传感器中CMOS运算放大电路失调电压的消除设计,最后通过SPICE仿真分析来权衡电路各参数的设定。     

一种低电压3阶4位前馈Σ-Δ调制器

介绍了一种应用于无线通信领域的低电压、带有前馈结构的3阶4位单环Σ-Δ调制器。为了降低Σ-Δ调制器的功耗,跨导放大器采用了带宽展宽技术。采用TSMC 0.13 μm CMOS工艺对电路进行仿真,仿真结果显示,当工作电压为1.2 V、采样频率为64 MHz、过采样比为16、信号带宽为2 MHz时,电路的SNDR达81 dB,功耗仅为7.78 mW。     

Σ-Δ调制器的非理想特性行为级建模与仿真

分析了开关电容型(SC)Σ-Δ调制器的非理想特性,主要包括采样时钟抖动、开关热噪声(kT/C噪声)、运放增益等。在建立各自噪声模型的基础上,构造了一个二阶有色噪声和一个四阶白噪声Σ-Δ调制器模型;通过仿真结果的比较,在行为级上验证了噪声模型的正确性,所建电路更为实际地描述了Σ-Δ调制器的各项参数。     

一种斩波稳定4阶单环Σ-Δ调制器

设计了一种适用于加速度计接口电路的全差分Σ-Δ调制器。该电路基于1位量化的4阶单环前馈结构,利用根轨迹法分析了该高阶系统的稳定性,采用斩波稳定技术降低了低频噪声和失调电压。电路采用标准CMOS工艺流片,测试结果显示,在5 V电源电压和250 kHz采样频率下,功耗约为20 mW;当过采样率为125时,不带斩波技术的调制器的SNR为89 dB,带斩波技术调制器的SNR为99 dB。通过对比测试,验证了设计思路的正确性。     

一种采用斩波调制的高精度带隙基准源的设计

为了抑制运算放大器的输入失调电压对带隙基准源的影响,提高输出电压的精度,基于斩波调制技术,设计了一种高精度带隙基准源电路.通过0.25 μm BiCMOS工艺模型仿真验证,结果表明,运算放大器的差分输入对管的失配为±2％时,该基准源的输出电压波动峰峰值为0.38 mV,与传统带隙基准源相比,相对精度提高了113倍.当电源电压在2.5～6.0V内,基准电压源的波动小于0.085 mV,温度为-40～125℃时,电路的温度系数为19ppm/℃.