一种接收前端三级低噪声放大器的设计

针对单片雷达接收机中对低噪声放大器（LNA）的要求,采用CMOS0．18m工艺设计了三级级联的镜像抑制低噪声放大器。通过在低噪声放大器中接入陷波滤波器,实现对镜像信号的衰减,从而减小了后端混频器电路的设计难度。在ADS中对放大器进行仿真,结果表明：在最大供电电压为5V、信号频段为3．0～3．2GHz时,中频输出225MHz,功率增益31dB,噪声系数（NF）0．5dB,输入输出1—dB点的功率分别为-19．5和11．5dBm,对镜像信号的抑制度达22dB。     

一种集成镜像抑制的低噪声放大器设计

为解决超外差接收机中镜像干扰的问题,采用了一种有源陷波滤波器(active notch-filter)来实现镜像抑制功能。并在此基础上设计了用于数字音频广播(Digital Audio Broadcast,DAB)系统的低噪声放大器。该LNA电路工作在L-band1.472GHz,,经过第一次变频到165MHz,其镜像频率为1.142GHz,有源陷波滤波器可提供超过55dB的镜像抑制度。整个LNA电路采用1.8V电源,消耗5mA电流,S11和S22分别为-22dB和-16dB,功率增益为21dB。噪声指数为1.45dB,输入P1db点为-25dBm。     

应用与GPS前端的CMOS低噪声放大器的研究与设计

随着特征尺寸的不断减小，MOS器件已经能够在900MHz-2．5GHz这个频段工作。本文介绍了一个采用0．5μm CMOS工艺实现的用于GPS接收机的单片低噪声放大器，在信号频率为1．575GHz时，信号放大增益为19dB，噪声系数(NF)为6dB，功耗为12mW。     

3GHz低噪声放大器的ADS设计和仿真

本文主要介绍了利用ADS2004A软件设计低噪声放大器的设计过程，并对设计和调试进行了详细的总结。对仿真和测试结果进行了比较，分析误差存在的几点因素，以便今后工作的改善和提高。     

一种新型GPS前端CMOS低噪声放大器的设计

介绍了一种工作于GPS L1频带的新型低噪声放大器的设计方案.电路运用电流镜结构进行电流放大,并利用偏置电流复用技术减小功耗.该放大器工作在1.575 GHz时, 电源电压为1.5 V的情况下噪声系数为1.06 dB,电压增益为23 dB,1 dB压缩点为-17.36 dBm,S11<-10 dB,电流为4.6 mA.     

一种新型2.4 GHz RF低噪声放大器的设计

提出了一种新型的低噪声放大器,在输入管的栅极加入一个电容,使放大器的噪声性能与增益都得到明显的改善。该电路基于Chartered 0.18μm CMOS工艺设计,工作频率为2.4GHz。仿真表明,在电流消耗为300μA的条件下,提出的低噪声放大器具有更好的噪声系数与增益,分别比传统的电感源极衰减低噪声放大器改善1.9 dB与5.3 dB。     

深亚微米CMOS低噪声放大器的设计

通过一个符合性能指标的，用于射频接收系统的CMOS低噪声放大性能的设计，讨论了深亚微米MOSFET的噪声情况，并在满足增旋和功耗的前提下，对低噪声放大噪声性能进行分析和优化，该LNA工作在2.5GHz电源电压，直流功耗为25mW，能够提供19dB的增益（S21），而噪声系数仅为2.5dB，同时输入匹配良好，S11为-45dB，整个电路只采用了一个片外电感使电路保持谐振，此设计结果证明CMOS工艺在射频集成电路设计领域具有可观的潜力。     

一种卫星通信用低噪声放大器的研制

本文介绍了卫星通信低噪声放大器的基本原理，并结合实例对低噪声放大器的设计方法、步骤进行了探讨。     

5.2GHz 0.18μm CMOS射频低噪声放大器的设计

采用TSMC 0.18μm CMOS工艺,设计应用于IEEE 802.11a的无线局域网络的低噪声放大器（LNA）。整个电路采用1.8V单电源供电,输入输出匹配良好。用ADS模拟软件对电路进行分析优化,结果表明：在中心频率5.2GHz处,噪声系数为2.51dB,功率增益为17.373dB。     

L波段数字声广播接收机CMOS集成模拟前端

本文设计了使用CMOS工艺,单片集成的L波段数字声广播(DAB)接收机模拟前端.接收机前端应用了三种方法来提高镜像抑制度:低中频双正交weaver结构比一般的同相/正交(I/Q)两路下变频结构具有更高的镜像抑制能力;镜像抑制低噪声放大器(LNA)提供了额外的镜像信号抑制;具有相位和幅度校正功能的本振驱动器提供了更精确的正交本振信号.仿真显示接收机前端对镜像信号的抑制超过65dB,其级联噪声指数为4dB,输出三阶交调指数为22dBm.接收机前端使用TSMC 0.25μm CMOS工艺制作,版图核心面积为9mm²,目前正在测试中.     

一种高增益低功耗CMOS LNA设计

采用TSMC0.18μmCMOS工艺,利用ADS2008软件仿真,设计了一种高增益的CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在晶体管M3的栅源极处并入电容C1,以增加系统抗干扰能力;并在级间引入一并联电感和电容与寄生电容谐振,以提高增益。仿真结果表明,在2.4 GHz工作频率下,该电路的增益大于20 dB,噪声系数小于1 dB,工作电压为1.5 V,功耗小于5 mW,且输入输出阻抗匹配良好。     

接收前端信道设计分析

介绍了接收信道前端在微波接收设备中的重要性，给出了信道前端设计的框图，介绍了各分电路在接收信道中起的作用，讨论了接收机中混频器／本振、放大器性能和系统噪声系数设计、组合干扰产生等方面对接收机性能的影响，同时强调了设计中应该注意和兼顾考虑的地方。     

3～5GHz超宽带并联负反馈低噪声放大器的设计

设计了一种用于3～5GHz MB-OFDM超宽带接收机射频前端的CMOS低噪声放大器(LNA).分析了RC电阻反馈式低噪声放大器的结构,针对其存在的噪声大、增益低等问题,提出一种改进电路结构;增加了一个源极电感,以克服上述电路的不足,采用TSMC 0.18μm RFCMOS工艺,进行设计和仿真.仿真结果表明:改进结构在...     

宽频带低噪声放大器的设计

随着光纤通信、卫星通信向着宽频带方向发展,要求放大器的带宽也就越来越宽。文中设计了一种低噪声放大器,该放大器具有较低的噪声系数,同时工作频带较宽。增益平坦度在工作频段内控制在约1 dB,另外该低噪声放大器的输入输出匹配和稳定性良好。     

433MHz ASK接收机中低噪声放大器的设计

采用UMC 0.18 μm 标准CMOS工艺设计了一款433 MHz ASK接收机中的LNA电路,采用差分带源极负反馈的共源共栅结构,实现单输入双输出,与混频器级联时,避免了使用外接平衡转换器.测试结果表明,该放大器的噪声系数为1.65 dB,增益则达到了18.2 dB,因此将很大程度上提高了整个接收机的噪声性能.同时输入输出匹配分别达到了-28 dB和-24 dB,IIP3也达到了-9.8 dBm,在1.8 V 的电源电压下,功耗为6.5 mW.芯片的尺寸为0.6 mm×0.9 mm.     

高频数字化接收机前端电路的设计

主要讨论了现代高频数字化接收机前端电路的设计，并提出了具体的实施方案。     

接收前端信道设计中的一些考虑

介绍了接收信道前端在微波转发设备中的重要性,给出了信道前端设计的框图,介绍了各部分电路在接收信道中起的作用,讨论了接收机中混频器／本振、放大器性能和系统噪声系数设计、组合干扰产生等方面对接收机性能的影响,同时强调了设计中应该注意和兼顾考虑的地方。     

一种YIG调谐的高频接收前端

提高无人机系统抗电磁干扰能力,是适应信息化战争复杂战场电磁环境的必然要求。分析了传统无人机接收前端的不足,在此基础上,介绍了一种YIG调谐的、能够有效抑制干扰的高频接收前端的实现方法,并给出了设计方案及关键技术。该射频前端特有的超宽带,不仅包括了多个型号现役无人机的工作频带,而且其多通路窄带控制模式,以及其适应恶劣环境温度的特性,都极大地提高了无人机的多系统兼容能力。     

S波段低噪声放大电路设计

使用基于E-PHEMT新型工艺的放大器ATF-54143,设计通信系统中低噪声放大电路模块.首先将ATF-54143模块的参数导入ADS仿真软件中,然后设计电路的直流偏置工作点,最后根据输入/输出端口仿真的得出阻抗特性设计匹配电路,将设计电路制成实物测试,低噪声放大电路工作频率范围在3.8～4 GHz,增益达15 dB,噪声系数为1.4 dB,性能良好、稳定,满足设计指标要求.