共查询到20条相似文献,搜索用时 78 毫秒
1.
本课题根据游泳池计时系统的实际需求出发,设计了一套游泳池触摸板计时系统。该系统主要由以下部分组成:以嵌入式ARM系统为核心的部件,具有实时信息处理功能;512位的CPLD控制终端,具有集成数据和数据统计的功能;内置高精度晶体数字钟的计时器,具有计时功能。 相似文献
2.
本课题根据游泳池计时系统的实际需求出发,设计了一套游泳池触摸板计时系统。该系统主要由以下部分组成:以嵌入式ARM系统为核心的部件,具有实时信息处理功能;512位的CPLD控制终端,具有集成数据和数据统计的功能;内置高精度晶体数字钟的计时器,具有计时功能。 相似文献
3.
高重复率卫星激光测距需采用事件计时方式记录激光发射和接收时刻,作为测距系统精密计时单元。本文介绍了事件计时器测量原理,以及上海天文台基于时间数字转换(TDC)和现场可编程门阵列(FPGA)所设计开发的高精度事件计时器。对该事件计时器性能进行了测试,计时精度优于10 ps,非线性误差在数皮秒内。利用上海天文台卫星激光测距系统,进行了事件计时器控制软件开发,对地面靶目标和卫星进行了观测。根据国际激光测距数据处理中心反馈,卫星测量误差达到国外同类事件计时器水平,满足卫星激光测距应用要求。 相似文献
4.
LK型录音计时控制器以单片机作控制部件,用霍尔器件作计时传感,性能优于光电计时传感器。该机与现有录音计时器相比,除具备计时、编辑和找零等功能外、还具备录(放)音自动控制、带速自动识别和检测等功能、它对现有国产录音机的自动化和智能化技术改造具有普遍适用价值。 相似文献
5.
英国议会制辩论赛是近来在中国高校中着力推广的辩论赛,是仿照英国议会开会议事模式而设计的一系列辩论赛规则的总称,是全世界范围内使用最广泛的辩论规则。基于VB的英国议会制辩论赛专用计时器,利用VB可视化的优点,结合议会制辩论赛本身特点,可以实现实现辩论过程的数字计时与定时提醒。 相似文献
6.
7.
在此分析了以远望号测量船为模式时统信息的现状以及实际技术需求,从功能、性价比、技术可行性等角度出发,提出了将计时器服务器应用于时统系统,进而实现时统信息网络化的设想。对技术要点、难点以及实现方法进行了分析研究、实验及性能分析。实验证明该设计功能齐全可靠、经济简便,具有良好的应用前景。 相似文献
9.
计时器广泛应用于日常生活和自动化工业控制中。近年来随着单片机在实时检测和自动控制系统中的应用,它的优势越发突出。利用单片机制作的计时器,使其更加智能化。本系统的设计采用Proteus与Keil软件结合构建实验平台,这种方法既可以很好的模拟电路的运行效果又可以大大的降低设计成本、缩短设计周期,是目前非常流行的设计方法。 相似文献
10.
Ad hoc网络中的多路径传输机制 总被引:7,自引:0,他引:7
本文首先介绍了多路径传输机制的概念、相关工作及其他在Adhoc网络中应用的必要性,然后分析了如何基于多路径传输机制来支持非实时和实时业务,同时比较了分层编码机制和多描述编码机制的优缺点,最后对全文进行了总结。 相似文献
11.
随着嵌入式电子产品越来越多的应用,实时性操作系统VxWorks得到广泛应用,而定时器正是实时性操作系统中不可或缺的重要组件.文章以VxWorks实时性操作系统中的看门狗机制为基础,提出了一种通用性强、效率高并且使用简单的共享看门狗定时机制. 相似文献
12.
时序模型建立是一种有效的静态时序分析技术,文章介绍了该技术的一种自底向上的综合策略的实现方法.介绍了其设计思想和实现细节,重点对模型提取方法的时序模型建立问题进行了详细的分析,并给出了相应实现过程,以使该技术更好地应用于SoC设计中,发挥更好的效率. 相似文献
13.
14.
定时电路一般由电源模块、面板电路和定时板组成,是功率源中的数字控制部分。电源模块提供定时电路所需的数字电源和模拟电源。面板电路可设置脉宽、工作比等参数。定时板负责信息编码、信息处理和高精度定时信号的产生。本文介绍了一种基于编码开关和单片机系统的定时电路设计方法,并对硬件电路设计和软件设计作了详细介绍。 相似文献
15.
在阐述正向推理机制、ESTA节和ESTA参数等概念的基础上,提出一种基于专家系统工具ESTA的正向推理机制实现技术,并结合具体实例,介绍使用该技术建立专家系统的基本方法。 相似文献
16.
Stevens K.S. Ginosar R. Rotem S. 《Very Large Scale Integration (VLSI) Systems, IEEE Transactions on》2003,11(1):129-140
Relative timing (RT) is introduced as a method for asynchronous design. Timing requirements of a circuit are made explicit using relative timing. Timing can be directly added, removed, and optimized using this style. RT synthesis and verification are demonstrated on three example circuits, facilitating transformations from speed-independent circuits to burst-mode and pulse-mode circuits. Relative timing enables improved performance, area, power, and functional testability of up to a factor of 3/spl times/ in all three cases. This method is the foundation of optimized timed circuit designs used in an industrial test chip, and may be formalized and automated. 相似文献
17.
In order to inhibit Free Riding in Peer-to-Peer (P2P) file-sharing systems, the Free Riding In-hibition Mechanism Based on User Behavior (IM-BUB) is proposed. IMBUB considers the regularity of user behavior and models user behavior by ana-lyzing many definitions and formulas. In IMBUB, Bandwidth Allocated Ratio, Incentive Mechanism Based on User Online Time, Double Reward Mech-anism, Incentive Mechanism of Sharing for Permis-sion and Inhibition Mechanism of White-washing Behavior are put forward to inhibit Free Riding and encourage user sharing. A P2P file system BITShare is designed and realized under the conditions of a campus network environment. The test results show that BITShare's Query Hit Ratio has a significant increase from 22% to 99% , and the sharing process in BITShare is very optimistic. Most users opt to use online time to exchange service quality instead of white-washing behavior, and the real white-ish-ing ratio in BITShare is lower than 1% . We confirm that IMBUB can effectively inhibit Free Riding be-havior in P2P file-sharing systems. 相似文献
18.
WiMAX OFDMA初始测距中的多用户频偏估计 总被引:1,自引:0,他引:1
测距过程是移动WiMAX标准中的重要过程,用于解决远近效应及同步问题。该文针对WiMAX OFDMA上行链路的初始测距,提出了两种适用于多用户的载波频偏估计方法。方法1采用参考测距信号与接收信号的时域相关提取期望测距信号,并利用相关结果的相位估计测距用户的频偏;方法2采用参考测距信号与接收到的两个相邻OFDM符号的频域相关提取期望测距信号,并利用两次结果的相位差估计测距用户的频偏。仿真实验证明基于频域相关的方法更适合于在一个测距时隙内存在多个测距用户的情况,并且不易受定时偏差估计误差的影响。 相似文献
19.
With aggressive scaling of CMOS technologies, MOSFET devices are subject to increasing amounts of independent local statistical variability. The causes of these statistical variations and their effects on device performance have been extensively studied, but their impact on circuit performance is still difficult to predict. This paper proposes a method for modeling the impact of random intra-die statistical variations on digital circuit timing. The method allows the variation modeled by large-scale statistical transistor simulations to be propagated up the design flow to the circuit level, by making use of commercial STA and standard cell characterization tools. By using statistical sampling techniques, we achieve close to the accuracy of full SPICE simulation, but with a computational effort similar to that of Statistical Static Timing Analysis, while removing some of the inaccurate assumptions of Statistical Static Timing Analysis. 相似文献
20.
A.J. van der Steen 《Signal processing》1983,5(6):541-546
Timing experiments of 6 fast DFT-algorithms are performed on 3 computers. Results show that the complexity of an algorithm in terms of the number of multiplications and additions is not a satisfactory measure for the speed of a DFT-algorithm. 相似文献