一种高分辨率面阵CCD驱动及采集电路设计

针对高分辨率面阵CCD驱动及采集需求,研制了一种以双AD9920与FPGA为核心的CCD驱动及采集电路单元、利用AD9920硬件特性,设计了树状层次的驱动时序结构,将时序分为模式、场、垂直序列、垂直图样组四种层次。通过FPGA对各时序层次的动态组合和参数控制,建立了高内聚、低耦合的驱动时序模块,产生了精确同步的6路CCD驱动信号,实现了高分辨率图像的双通道A/D采集。通过可见光CCD成像实验表明,设计的电路达到了主要技术指标:图像分辨率为7 326×5 494,采集时间为1.3 s/帧,动态范围达到65.7 d B。     

CCD成像系统中模拟前端噪声的研究

为了提高CCD成像电子学系统的信噪比,设计了3种模拟前端电路,借助Orcad软件对它们的输出波形进行比较,分析电路结构与噪声产生机理的关系,从理论上比较3种电路结构的噪声水平。然后采用三线阵CCD探测器KLI8023和视频处理器TDA9965在硬件上实现3路模拟前端的电路设计,并通过X64-LVDS采集卡分别将3路图像信息显示在终端机上。每个像元成像50次,统计这50次的均方差（噪声）和信噪比,通过拟合曲线比较三路模拟前端的噪声水平和信噪比。在相同光照条件下,第1路的信噪比达到750dB,第3路只有600dB,验证了理论分析的结果,讨论不同像元频率、带宽与信噪比的关系,为今后的成像系统电路设计提供参考和实验依据。     

低功耗模拟前端电路设计

超低功耗、高集成的模拟前端芯片MAX5865是针对便携式通信设备(例如手机、PDA、WLAN以及3G无线终端)而设计的，芯片内部集成了双路8位接收ADC和双路10位发送DAC，可在40Msps转换速率下提供超低功耗与更高的动态性能。芯片中的ADC模拟输入放大器为全差分结构，可以接受IVp-p满量程信号。     

电子倍增CCD 模拟前端设计与信号优化

基于电子倍增CCD（EMCCD）在微光低照度条件下的实时应用,针对EMCCD 对驱动信号相位、频率、幅度的严格要求,以及输出信号的特点,在深入分析模拟前端各部分功能的基础上,提出一种改善EMCCD 驱动电路,优化驱动信号质量,降低模拟前端噪声水平的驱动策略,设计一款实时、低噪、 稳定、适用于微光环境的EMCCD相机。工程验证表明,在环境照度为110-3 lx,信号时钟为12.5MHz,帧频为25帧/s 的条件下,EMCCD 相机具有实时快速成像能力,输出的模拟视频信号低噪稳定,成像系统捕获的图像清晰信噪比高,基本满足EMCCD 成像系统在微光低照度环境下的实时应用需求。     

CCD低噪声读出电路设计

以红外增强型图像传感器TH7888A所得的微弱电压信号为输入,对图像传感器的模拟前端处理电路进行设计。采用巴特沃斯低通滤波器和全差分双相关采样的方法,提高整体电路的信噪比为67 dB,从而减少了后续电路的输入噪声。使用Proteus对所设计的低噪声、高增益放大电路的功能和噪声分析等特性进行全面的实验。实验结果表明,该设计能有效放大微弱电压信号,并可以对放大的电压信号进行准确的相关双采样去除KTC噪声、复位噪声。最后,在实际应用中,使用FPGA为硬件设计载体,以vivado作为软件开发环境,使用Verilog语言对时序发生器进行了硬件描述。FPGA生成的模拟信号分别作为读出电路的输入和采样的触发信号,并验证了其正确性和可行性。     

单芯片8通道超声模拟前端

简述用于便携式超声设备的单芯片8通道模拟前端.     

低噪声CCD信号采集与处理系统技术研究

以美国Analog Device公司的低噪声模数转换芯片AD9929为核心,深入分析其工作原理及特点,在PerkinElmer公司的1024元CCD线列阵探测器的基础上设计并实现了信号采集与处理系统。实验结果表明,该系统集成度高、噪声低,满足了探测系统的工作要求,与探测器匹配良好,可为同类型低噪声A/D转换器的应用做参考借鉴。     

高性能模拟前端AD7714及其应用

AD7714是一个完整的用于低频测量应用的模拟前端。其主要特点是:使用Σ-Δ转换技术,转换精度高;具有片内可编程增益放大器和低通数字滤波器;具有SPI通信接口等。通过实验,提炼出了AD7714技术说明书中没有明确的特性和技术指标,纠正了其中的错误,讨论了在应用上的技术要点、缺点,介绍了在“863”重点引导项目和安徽省“十五”重点攻关项目中的应用。     

应用于ETC的发射机模拟前端电路设计

基于不停车电子收费系统(Electronic toll collection,ETC)的应用,设计了一款调制深度与输出功率均可调的5.8GHz直接变频发射机。该发射链路由8bit数模转换器(DAC)、低通滤波器(LPF)、混频器(Mixer)以及功率放大器(PA)构成。模拟前端部分的DAC采用分段电流舵结构,结合了二进制编码和温度计编码的优势;并利用电阻阵列实现了16级不同的调制深度。LPF则采用一个二阶有源低通滤波器和一阶无源滤波器级联而成。文中还证明了DAC和LPF共模电平存在差异时直接级联不影响电路功能的问题。芯片实现工艺为TSMC0.18μm。测试结果显示5.79GHz信号功率范围为-7.1~2.4dBm,临道泄漏功率比在载波频率为5.79GHz和5.8GHz时皆为-47dBc。     

基于PCRAM的射频标签模拟前端关键电路设计

基于相变存储器,对无源超高频电子标签模拟前端四个关键电路进行低功耗设计。整流电路采用9级电荷泵,结合储能电容和过压保护电路,得到了很好的整流效果。上电复位电路在箝位电路的基础上利用简单的缓冲器及异或逻辑,得到性能良好的矩形脉冲复位信号PORB,通过PMOS栅交叉耦合,极大地降低了电路静态电流(<1nA)。在基准电源电路中,设计了双极晶体管和MOS晶体管,兼具功耗低和准确性高的优势。稳压电路采用串联稳压结构,电源抑制比达到28.2dB。仿真结果显示,功耗达到nA级,输出直流电压为3V。     

无源UHF RFID电子标签模拟前端设计

提出了一种符合ISO/IEC 18000-6B标准的高性能无源UHF RFID电子标签模拟前端,在915MHz ISM频带下工作时其电流小于8μA.该模拟前端除天线外无外接元器件,通过肖特基二极管整流器从射频电磁场接收能量.该RFID模拟前端包括本地振荡器、时钟产生电路、复位电路、匹配网络和反向散射电路、整流器、稳压器以及AM解调器等.该芯片采用支持肖特基二极管和EEPROM的Chartered 0.35μm 2P4M CMOS工艺进行流片,读取距离大于3m,芯片面积为300μm×720μm.     

无源UHF RFID电子标签模拟前端设计

提出了一种符合ISO/IEC 18000-6B标准的高性能无源UHF RFID电子标签模拟前端,在915MHz ISM频带下工作时其电流小于8μA.该模拟前端除天线外无外接元器件,通过肖特基二极管整流器从射频电磁场接收能量.该RFID模拟前端包括本地振荡器、时钟产生电路、复位电路、匹配网络和反向散射电路、整流器、稳压器以及AM解调器等.该芯片采用支持肖特基二极管和EEPROM的Chartered 0.35μm 2P4M CMOS工艺进行流片,读取距离大于3m,芯片面积为300μm×720μm.     

高频雷达模拟前端与天线的匹配问题研究

针对模拟前端设计过程中,模拟前端与天线的匹配问题,文章分析了天线的各性能参数对于增益可调模拟前端的噪声系数、灵敏度、动态范围等技术指标的影响,得出了模拟前端的噪声系数和输出三阶截点的具体表达式,为模拟前端的设计提供了理论依据。     

高频数字化接收机前端电路的设计

主要讨论了现代高频数字化接收机前端电路的设计，并提出了具体的实施方案。     

CDMA射频前端低噪声放大器电路设计研究

文章归纳了射频前端低噪声放大器电路设计中的若干问题，逐一探讨了解决问题的方法。基于有关处理，结合CDMA2000基站中射频低噪声放大器电路的设计要求，完成了实际电路的设计。通过仿真，进一步分析了相关问题处理方法的有效性。     

双界面智能卡芯片模拟前端ESD设计

双界面智能卡芯片静电放电(ESD)可靠性的关键是模拟前端(AFE)模块的ESD可靠性设计,如果按照代工厂发布的ESD设计规则设计,AFE模块的版图面积将非常大.针对双界面智能卡芯片AFE电路结构特点和失效机理,设计了一系列ESD测试结构.通过对这些结构的流片和测试分析,研究了器件设计参数和电路设计结构对双界面智能卡芯片ESD性能的影响.定制了适用于双界面智能卡芯片AFE模块设计的ESD设计规则,实现对ESD器件和AFE内核电路敏感结构的面积优化,最终成功缩小了AFE版图面积,降低了芯片加工成本,并且芯片通过了8 000 V人体模型(HBM) ESD测试.     

An Analog Front‐End Circuit for ISO/IEC 14443‐Compatible RFID Interrogators

An analog front‐end circuit for ISO/IEC 14443‐compatible radio frequency identification (RFID) interrogators was designed and fabricated by using a 0.25 µm double‐poly CMOS process. The fabricated chip was operated using a 3.3 Volt single‐voltage supply. The results of this work could be provided as reusable IPs in the form of hard or firm IPs for designing single‐chip ISO/IEC 14443‐compatible RFID interrogators.     

用于生物信号检测的低功耗CMOS模拟前端

为了符合低功耗的绿色环保理念,设计实现了可检测微弱心电、脑电信号的低功耗CMOS模拟前端集成电路。电路系统包含低噪声放大器、开关电容型增益可调放大器和逐次逼近型模数转换器(SAR ADC)等模块。低噪声放大器采用全差分Rail-to-Rail运放作为主体结构,代替了传统仪表放大器;增益可调放大器通过开关电容网络实现4种可调增益。与传统前端电路相比,设计中增加了片上SAR ADC模块,改善了现有前端电路多采用模拟输出的不足。电路基于GSMC 0.18 μm CMOS工艺进行设计,采用Cadence Spectre工具完成仿真。仿真结果表明,在1.8 V电源电压下,前端电路整体功耗为115.6 μW,能够实现准确的数字输出。