ICP硅深槽刻蚀技术研究

介绍电感耦合等离子刻蚀（ICP）技术的基本概念,并结合英国STS公司高密度反应离子刻蚀机的刻蚀机理及刻蚀过程,对硅深槽刻蚀技术进行分析和研究,总结出满足不同工艺要求的硅深槽刻蚀方案。     

STS推出一款适用于深硅刻蚀的应用的新产品

总公司位于英国韦尔斯New Port的Surface Technology Systemsplc（STS）日前宣布其新产品“Pegasus”的全新离子反应式深硅刻蚀机，可以将硅刻蚀的制程最佳化，更可大幅改善制程能力的稳定度及机台的可信赖度。长久以来，STS一直在微机电系统及其它相关的制程中所需的深硅刻蚀制程技术居于大幅领先的地位。     

ICP刻蚀技术及其在光电子器件制作中的应用

简单介绍了ICP(inductively coupled plasma)刻蚀设备的结构和刻蚀机理，报道了ICP刻蚀硅、二氧化硅和Ⅲ—Ⅴ族材料的一些最新进展，重点介绍ICP刻蚀技术在光电子器件制作方面的进展和应用前景。     

电子束器件、阴极射线管

0210541硅微通道板电子倍增器〔刊〕/端木庆铎//电子学报.-2001,29(12).-1680～1682(K) 本文采用感应耦合等离子体刻蚀机(ICP)和低压化学气相淀积(LPCVD)技术制备了硅微孔列阵和连续打拿极,得到具有一定性能的硅微通道板。同时分析讨论了微孔列阵的表面形貌、反应离子刻蚀的尺寸效应以及电子增益系数等问题。与传统工艺相比,新     

Cl2/Ar感应耦合等离子体刻蚀Si工艺研究

采用Cl2/Ar感应耦合等离子体（ICP）对单晶硅进行了刻蚀,工艺中用光刻胶作掩膜。研究了气体组分、ICP功率和RF功率等工艺参数对硅刻蚀速率和硅与光刻胶刻蚀选择比的影响,同时还研究了不同工艺条件对侧壁形貌的影响。结果表明,由于物理刻蚀机制和化学刻蚀机制的相对强度受到混合气体中Cl2和Ar比例的影响,硅刻蚀速率随着Ar组分的增加而降低,同时选择比也随之降低。硅刻蚀速率随着ICP功率的增大先增大继而减小,选择比则成上升趋势。硅刻蚀速率和选择比均随RF功率的增大单调增大。在Cl2/Ar混合气体的刻蚀过程中,离子辅助溅射是决定硅刻蚀效果的重要因素。同时,文中还研究分析了刻蚀工艺对于微槽效应和刻蚀侧壁形貌的影响,结果表明,通过提高ICP功率可以有效减小微槽和平滑侧壁。进一步研究了SiO2掩膜下,压强改变对于硅刻蚀形貌的影响,发现通过降低压强,可以明显地抑制杂草的产生。     

基于各向同性干法刻蚀的大面积悬空Al膜制备

热声传感器随着多孔硅的热致超声发射现象的发现越来越受到关注。热声传感器通过改变器件表面热量而在周围空气中产生交变压力,从而向外发出声波。热声传感器的关键器件是悬空金属薄膜。制备大面积悬空薄膜释放有一定的难度,需要考虑金属薄膜本身的应力与粘附效应。该文提出了两种基于各向同性干法刻蚀的制备金属薄膜的方法,利用XeF2/SF6制备悬空Al膜。由于XeF2与SF6气体刻蚀硅时对于Al有较高的选择比,XeF2对于硅是各向同性刻蚀且有很高的刻蚀速率,而通过设置感应耦合等离子体（ICP）刻蚀机的参数也可利用SF6达到各向同性刻蚀。基于上述特点制备了悬空Al膜,设计相应的制备流程,探索XeF2刻蚀机与ICP刻蚀机合适的刻蚀参数。所制备的悬空Al膜平整、无杂质,具有良好的形貌。     

硅微通道板电子倍增器

本文采用感应耦合等离子体刻蚀机(ICP)和低压化学气相淀积(LPCVD)技术制备了硅微孔列阵和连续打拿极,得到具有一定性能的硅微通道板.同时分析讨论了微孔列阵的表面形貌、反应离子刻蚀的尺寸效应以及电子增益系数等问题.与传统工艺相比,新工艺将微通道板基体材料与打拿极材料的选择分开、微孔列阵形成和连续打拿极制作过程分开,以MCP性能的突破找到了新途径.     

ICP刻蚀技术与模型

从ICP刻蚀装置、ICP刻蚀技术及模拟模型以及可用于ICP刻蚀模拟的CAD工具研究现状等几方面,对ICP刻蚀过程中所涉及的原理和模型做了较为详细的介绍和比较,以使对ICP刻蚀技术及模型有一个较为全面的认识。     

纳米级精细线条图形的微细加工

对分辨率极高的电子束光刻技术和高选择比、高各向异性度的ICP刻蚀技术进行了研究,形成一套以负性化学放大胶SAL-601为电子抗蚀剂的电子束光刻及ICP刻蚀的优化工艺参数,并利用这些优化参数结合电子束邻近效应校正等技术制备出剖面形貌较为清晰的30nm精细线条图形.     

纳米级精细线条图形的微细加工

对分辨率极高的电子束光刻技术和高选择比、高各向异性度的ICP刻蚀技术进行了研究,形成一套以负性化学放大胶SAL-601为电子抗蚀剂的电子束光刻及ICP刻蚀的优化工艺参数,并利用这些优化参数结合电子束邻近效应校正等技术制备出剖面形貌较为清晰的30nm精细线条图形.     

双层侧壁保护的Si深槽刻蚀技术

提出了一种先进的ICP Si深槽刻蚀工艺。在"Bosch"工艺的基础上加以改进,以SF6/O2作为刻蚀气体,C4F8作为侧壁钝化气体,通过在刻蚀过程中引入少量的O2,使得在刻蚀Si深槽过程中侧壁形成由氧离子辐照产生的SiO2薄膜和CFx聚合物淀积产生的双层保护层,强烈保护Si槽侧壁不被刻蚀,保证了良好的各向异性刻蚀。同时,通过优化刻蚀和钝化的时间周期,进一步提高了刻蚀后Si槽的陡直度和平滑的侧壁效果。采用这种工艺技术可制作出满足台面晶体管、高性能梳状沟槽基区晶体管需要的无损伤、平滑陡直的Si槽侧壁形貌。     

Micromachined 22 GHz PI filter by CMOS compatible ICP deep trench technology

A K-band second-order bandpass filter with planar inductive pi-network using CMOS technology is demonstrated for the first time. To reduce the substrate loss of the filter, the CMOS process compatible backside inductively-coupled-plasma (ICP) deep trench technology is used to selectively remove the silicon underneath the filter. After the ICP etching, a 55.5-92.2% improvement in quality factor is achieved for the inductors in the filter. In addition, a 1.1 dB improvement in maximum available power gain (G_Amax) in K-band is achieved for the filter after the ICP etching. These results show that the micromachined pi (PI) filter is very promising for microwave/millimetre-wave RFIC applications     

Micromachined V-band CMOS bandpass filter with 2 dB insertion loss

A low-insertion-loss V-band CMOS bandpass filter is demonstrated. The proposed filter architecture has the following features: the low-frequency transmission-zero (vz1) and the high-frequency transmission-zero (vz2) can be tuned by the series-feedback capacitor Cs and the parallelfeedback capacitor Cp, respectively. To reduce the substrate loss, the CMOS process compatible backside inductively-coupled-plasma (ICP) deep trench technology is used to selectively remove the silicon underneath the filter. After the ICP etching, this filter achieved insertion loss (1/S21) lower than 3 dB over the frequency range 52.5?76.8 GHz. The minimum insertion loss was 2 dB at 63.5 GHz, the best results reported for a V-band CMOS bandpass filter in the literature.     

The optimization of deep trench isolation structure for high voltage devices on SOI substrate

In this paper, the process and layout optimizations for improving the isolation performance of deep trench structures on SOI substrate are proposed. In the view of process flow, the reasons for forming weak points (located at the trench bottom) in deep trench structure are analyzed. In order to solve this problem of the weak points, a method of etching partial buried oxide after etching silicon is put forward, which can increase the thickness of isolation oxide at trench bottom by 10-20%. In aspect of layout structure, a voltage drop model of double trench structures is presented and verified by the experimental results, which indicates that breakdown voltage of double trench is a function of trench spacing. It is noted that the minimum trench spacing allowed by the process design rule can ensure superior isolation capability for double trench structure. Both methods for improving the performance of the device have also been verified in 0.5 μm HV SOI technology.     

深硅槽开挖工艺

本文介绍了硅槽应用,即硅槽隔离和硅槽电容,对器件性能的改善。并介绍了硅槽隔离和硅槽电容的形成步骤及硅槽刻蚀剖面的形貌控制,CBrF_3刻蚀硅槽侧壁保护层的形成等等。     

MEMS THz滤波器的制作工艺

基于MEMS技术制作了太赫兹(THz)滤波器样品,研究了制作滤波器的工艺流程方案,其关键工艺技术包括硅深槽刻蚀技术、深槽结构的表面金属化技术、阳极键合和金-硅共晶键合技术。采用4μm的热氧化硅层作刻蚀掩膜,成功完成了800μm的深槽硅干法刻蚀;采用基片倾斜放置、多次离子束溅射和电镀加厚的方法完成了深槽结构的表面金属化,内部金属层厚度为3~5μm;用硅-玻璃阳极键合技术和金-硅共晶键合技术实现了三层结构、四面封闭的波导滤波器样品加工。测试结果表明,研制的滤波器样品中心频率138GHz,带宽15GHz,插损小于3dB。     

HBr反应离子刻蚀硅深槽

对ＨＢｒ反应离子刻蚀硅和ＳｉＯ２进行了实验研究。介绍了ＨＢｒ等离子体的刻蚀特性，讨论了ＨＢｒ反应离子刻蚀硅的刻蚀机理，研究了ＨＢｒ中微量氧、碳对ＨＢｒＲＩＥ刻蚀过程的影响。实验表明，ＨＢｒ是一种刻蚀硅深槽理想的含原子溴反应气体。采用ＨＢｒＲＩＥ，可获得高选择比（对Ｓｉ／ＳｉＯ２）和良好的各向异性。     

硅槽刻蚀技术中的源气体选择

源气体及组分的选择是硅槽刻蚀技术的关键因素。本文介绍了刻蚀过程中源气体及组分对硅的作用方式，从刻蚀速率、侧壁钝化、损伤、刻蚀均匀性等方面分析比较了近年来所出现的几种硅糟刻蚀用源气体及组分。     

工艺参数对Si深槽刻蚀的影响

采用Bosch技术研究了在Si深槽刻蚀中刻蚀/钝化比、刻蚀阶段钝化气体保护时间、刻蚀和钝化工艺重叠时间等工艺参数对刻蚀结果的影响。通过不同工艺条件的试验,发现刻蚀钝化比是影响侧壁结构的主要因素,其大小直接影响了深槽的垂直度;适当增加刻蚀阶段钝化气体通入时间对减小线宽损失有很大的作用,但增加过多会产生长草效应;合适的刻蚀和钝化工艺重叠时间,不仅可以减小侧壁表面的起伏度,还可以一定程度上减小线宽损失。采用刻蚀/钝化比为7:5、刻蚀阶段钝化气体通入时间为25min、刻蚀、钝化工艺重叠时间分别为0.5、1s的工艺条件,成功地实现了一个垂直度达(90±0.1)°、深40μm、线宽损失小于50nm的Si深槽刻蚀结构。