单脉冲雷达接收机DAGC设计

自动增益控制（AGC）电路是单脉冲雷达实现精确目标跟踪的重要组成部分。通过对比、分析两种不同的AGC设计方法,提出了一种可用于单脉冲雷达接收机增益控制的数字AGC设计方案,并利用高速A/D、D/A芯片、现场可编程逻辑门阵列等集成器件设计了单脉冲雷达接收机的数字增益控制电路。     

基于FPGA的大动态范围数字AGC的实现

数字中频接收机中,采用可变增益放大器AD603、数字可控增益放大器AD8320和FPGA实现大动态范围的数字自动增益控制（AGC）。该设计充分利用AD9220的两个指示输入信号范围的输出端口和FPGA编程同时控制可变增益放大器和数字可控增益放大器,即使用同一控制字同时控制两个增益,从而实现增大AGC动态范围,简化电子设备调试,提高接收机工作性能的目的。     

基于FPGA的大动态范围数字AGC的实现

数字中频接收机中,采用可变增益放大器AD603、数字可控增益放大器AD8320和FPGA实现大动态范围的教字自动增益控制(AGC).该设计充分利用AD9220的两个指示输入信号范围的输出端口和FPGA编程同时控制可变增益放大器和数字可控增益放大器,即使用同一控制字同时控制两个增益,从而实现增大AGC动态范围,简化电子设备调试,提高接收机工作性能的目的.     

一种新的数字接收机AGC电路

该文提出一种新的数字接收机自动增益控制(AGC)电路。该电路将传统的两级级连负反馈AGC电路中后级AGC电路的反馈控制改为前馈控制,前后两级AGC电路共用一套功率检波器和环路滤波器,前级AGC电路的增益控制误差能够在后级AGC电路中得到修正,故新的AGC电路的总增益控制误差仅取决于后级AGC电路的增益控制误差。计算机仿真和硬件电路测试结果均表明,与传统的AGC电路相比,该文提出的新AGC电路能够提高增益控制精度,降低AGC响应时间。     

基于DSP Builder的数字AGC设计

数字AGC(自动增益控制)是数字中频接收中的重要辅助电路。数字中频接收机中设置AGC的目的,在于使接收机的增益随着信号的强弱进行调整,或者保持接收机的输出恒定在一定范围。通过利用数字AGC技术。采用Matlab/Simulink基于模型的设计方法,算法设计和仿真使用基于Simulink的数字信号处理模型库DSPBuilder,通过硬件在回路仿真,在FPGA中实现数字AGC,下载验证结果与仿真结果到达一致。     

基于FPGA的一种通信设备大动态范围AGC实现方法

自动增益控制(AGC)系统广泛应用于通信和雷达接收机，接收机动态范围 60dB 或者更大时，需要选用大动态范围的 AGC 系统来保证或者扩大该指标。本文介绍了 AGC 系统的组成，给出了一种通信设备中使用大动态范围的数字 AGC 的设计流程和组成，并给出了基于 FPGA 技术的具体实现方法，通过对接收数据的采样和处理，可以看出该方法可实时有效实现大动态范围增益调整。     

大动态范围AGC电路在接收机中的应用

自动增益控制电路(AGC)是接收机的重要控制电路之一。具体分析了自动增益控制电路的工作原理以及AGC的分类方式。利用可变增益放大器AD8367和其他模拟电路以及外部检波方式,设计了思维简洁、电路控制速度快的峰值型AGC电路。详细解释了芯片版图、增益控制与电压关系以及基于AD8367的闭环AGC电路系统。实验结果表明,基于AD8367的两级AGC控制电路频率达到70 MHz,动态范围80 dB等预期指标,可以方便地调整所需要的输出电平值,确保接收机正常工作。     

数字接收机自动增益控制工程实现方法

在简要介绍数字接收机自动增益控制（AGC）工作原理的基础上,分析了数字接收机AGC设计所需考虑的问题及相关因素,提出了数字接收机AGC设计的通用方法,解决了数字接收机AGC过程中,接收机灵敏度降低、瞬时动态减少、噪声系数恶化的矛盾,为数字接收机在复杂的外界电磁信号环境下正常使用提供了保证。结合工程化样机的研制,介绍了各AGC模块的工程化实现方法。理论分析和工程实践均验证了该方案的有效性和实用性。     

电子对抗环境下AGC设计与实现

自动增益控制电路(AGC)是数字接收机的重要组成部分,用以减小量化损耗.通过分析数控可变增益放大器(VGA)的工作原理,提出AGC工程实现算法.同时分析了算法的稳态误差,给出了误差改善措施.基于AD8348芯片的工程实测结果表明,该算法能够较好地实现增益控制,满足电子对抗环境下的应用需求.     

雷达数字AGC技术的工程实现

研究了数字自动增益控制(AGC)技术在雷达信号处理中的工程实现方法.数字AGC技术具有调节方便,反馈速度快,精度高等特点,本文分析了数字AGC的基本原理,给出了惰性AGC、灵敏度时间控制等常用自动增益控制电路在雷达信号处理模块中的数字实现的方法以及相应的结构框图,根据实践经验讨论了数字AGC技术工程化设计中需考虑的几个问题以及解决途经,提供了一个数字AGC调整的通用流程作为参考.     

A novel analog/digital reconfigurable automatic gain control with a novel DC offset cancellation circuit

An analog/digital reconfigurable automatic gain control(AGC) circuit with a novel DC offset cancellation circuit for a direct-conversion receiver is presented.The AGC is analog/digital reconfigurable in order to be compatible with different baseband chips.What’s more,a novel DC offset cancellation(DCOC) circuit with an HPCF(high pass cutoff frequency) less than 10 kHz is proposed.The AGC is fabricated by a 0.18μm CMOS process.Under analog control mode,the AGC achieves a 70 dB dynamic range with a 3 dB-bandwidth larger than 60 MHz.Under digital control mode,through a 5-bit digital control word,the AGC shows a 64 dB gain control range by 2 dB each step with a gain error of less than 0.3 dB.The DC offset cancellation circuits can suppress the output DC offset voltage to be less than 1.5 mV,while the offset voltage of 40 mV is introduced into the input.The overall power consumption is less than 3.5 mA,and the die area is 800×300μm~2.     

中频接收机数字化设计中的几个关键问题

本文以短波数字化中频接收机为例,讨论中频数字化接收机设计的几个关键问题,包括收机前端增益的确定、数字和模拟AGC门限的选取、二中频频率与取样率的选择、以及接收机信噪比（SNR）的核算。     

约束时间常数大动态数字AGC的设计

自动增益控制(AGC)能够根据信号输入大小自动调整增益,动态范围和时间常数是其中的两个关键指标.从模拟AGC的性能分析入手,给出了数字AGC恒定时间常数结构和时间常数的计算方法,仿真验证了大动态信号输入下约束时间常数数字AGC的瞬态工作特性,并结合恒定时间常数实现方法给出大动态AGC的结构方案.相关研究结论已应用于某单通道单脉冲数字跟踪接收机中恒定时间常数中频AGC的FPGA实现.     

3G系统中AGC的FPGA设计实现

详细介绍了数字AGC的基本原理,3G接收机需要采用AGC电路处理输入的无线信号,从而给无线环路中的可变增益放大器或数控衰减器提供外部控制信号,使得无线链路输出基本恒定且与输入信号电平无关的信号给基带部分处理,同时在很宽的范围内保持线性。RF输入电压经IF放大后,检波器检测出该电压的包络。该包络电压经AGC处理后,产生增益可变器件的控制电压,从而减小IF的输入和增益。     

时间同步系统短波校时失败分析及解决方法

针对时间同步系统短波校时失败的现象,给出了一种数模结合实现的相关自动增益控制(AGC)电路模型。短波校时接收机采用超外差接收机方案,结合短波授时的特点,找到校时失败的原因。介绍了短波授时的信号格式,分析了模拟非相关自动增益控制电路对接收机的影响——模拟的自动增益控制电路容易使传输信号的幅度和相位发生畸变,并且对输入信号的响应时间慢。最后通过分析计算,建立了数模结合的相关自动增益控制电路模型。实验测试结果表明,采用此设计的短波校时接收机能解决信号格式及信道失真引起的短波校时的不同问题,对短波校时接收机的设计具有指导作用。