一种高速JPEG2000 MQ编码器的VLSI实现

JPEG2000采用的MQ编码器是一种优于Huffman编码的无损数据压缩算法。基于JPEG2000算法规程的MQ编码器速度较慢,限制了整个编码系统的实时性。本文采用部分并行算法,MQ编码器每个时钟最多可以编码2对数据,有效提高了编码器的数据吞吐率,并设计了基于3级流水的VLSI结构。试验结果表明,该算法平均每个时钟编码1.32bit,比普通算法的编码效率提高了约32%。     

JPEG2000 MQ编码器的设计与实现

提出了一种JPEG2000 MQ编码器的硬件设计方案.通过状态更新超前预测、前导零检测、重归一化超前预测等方法以及字节输出的改进处理,使MQ编码器的工作速率可达1CxD/cycle.同时对各流水段中的路径进行优化改进,提高了系统的最高时钟频率.采用Verilog语言进行RTL级描述.并在Ahera的FPGA上进行了仿真验证.结果表明.在Altera的EP2S60F67214上,该MQ编码器的最高工作时钟频率可达65.19 MHz.     

JPEG2000 MQ解码算法的改进及硬件实现

本文通过对MQ解码流程的分析,提出了一种应用于JPEG2000标准的三级流水线MQ解码器设计方案.同时采用扩展概率估值表、化简解码操作及区间计算、改进解码区间的重整判断、改进移位位数检测、优化字节输入流程等策略,解决了MQ解码流程中很多判断、分支及循环等操作问题,极大地压缩了位平面的等待时间,提高了解码效率.设计使用Verilog语言在RTL级描述,并通过了FPGA验证,实验结果表明,该算法平均每1个时钟解码一个CX,输出一个解码数据D.     

基于FPGA的JPEG2000自适应算术编码器设计

文中研究JPEG2000标准中自适应算术编码器的硬件实现问题，采用并行结构的FPGA设计，并用Modelsimse5．8对其作仿真验证。设计使用Vefilog HDL语言在RTL级描述，并以Xilinx Vertex11系列中的xc2v250-6fg256器件为基础在ISE6．1下完成综合。     

JPEG2000 MQ编码算法的优化和FPGA实现

MQ编码是一种无损数据压缩技术,已被JPEG2000标准采用,其高复杂度成为JPEG2000系统实现的速度瓶颈。本文在分析MQ编码算法软件流程的基础上提出了一种优化的基于流水线处理的MQ编码算法;并利用Xilinx FPGA的可编程特性详细地将此算法模块化,最后实现仿真验证。结果表明,该算法在有限资源消耗情况下最高运算时钟频率可达89.8MHz,算法对于压缩速度要求严格的JPEG2000实现具有一定实用价值。     

优化的JPEG2000算术编码器结构

各种并行位平面编码算法极大提高了上下文/符号数据对的产生速度,与此同时,算术编码算法的串行本质却严重限制了这些数据对的编码速度。因此,算术编码器(AE)已经成为JPEG2000系统的瓶颈问题。本文分析了现存各种算术编码器结构的缺陷,并提出了一种优化的单输入三级流水线结构。FPGA实现结果表明,本文结构以最小的硬件代价(1100 ALUTs和365 registers)获得了最优的实际数据吞吐率((133N)/(N+2))。     

基于FPGA的JPEG2000自适应算术编码器设计

文中研究JPEG2000标准中自适应算术编码器的硬件实现问题,采用并行结构的FPGA设计,并用Modelsimse5.8对其作仿真验证。设计使用VerilogHDL语言在RTL级描述,并以Xilinx VertexII系列中的xc2v250-6fg256器件为基础在ISE6.1下完成综合。     

位平面算术编码的编码分离与MQ编码器改进

为了降低图像压缩中位平面算术编码的计算复杂度,提出了将算术编码从位平面扫描中分离,方便编码的并行计算。以JPEG2000的位平面编码为例,实现了位平面扫描和MQ编码的分离,然后根据编码分离后的算法特点,设计了一种改进的MQ编码器。对该算法在TMS320C6000系列DSP中的实现进行了研究,通过软件流水、循环展开、条件操作和优化选项等方法提高处理速度。编码独立和编码器改进相结合,使重建图像质量稍有提高,编码速度提高了8倍以上。     

JPEG2000的MQ模块在DSP环境下的优化实现

随着航空技术和专用CCD/CMOS成像技术的飞速发展,星载系统中图像的大小和清晰度都成倍的提高,由此带来的数据量和带宽要求也呈指数级增长,如何在星载高性能的计算平台下有效压缩图像成为了星载系统面临的最主要挑战之一。经典的JPEG2000图像压缩算法,其模块并不适应高性能DSP中编译器进行流水线排布的要求,导致运行效率无法达到要求。本文面向JPEG2000图像压缩算法,提出一种在DSP环境下,JPEG2000算法中MQ编码器的优化算法。优化算法使用了多种线性汇编语言流水线排布的通用优化技术对MQ编码器进行DSP环境适应性优化,并根据MQ编码器算法特点,进行了编码流程简化和二次重归一化过程中冗余分支的消除。图像压缩试验表明,该算法提高了MQ编码器的吞吐率,提升了JPEG2000的压缩效率。     

基于SoPC的JPEG2000编码器设计

提出了一种改进的行式二维小波变换器结构,设计了位平面并行的位平面编码器和四级流水线结构的算术编码器,并将其整合于一个SoPC中,实现了JPEG2000编码系统。整个设计通过Altera公司Stratix Ⅱ系列的EP2S60F1020C5平台验证,在最高时钟频率98 MHz下能达到编码分辨率512×512、灰度图像52帧/s的速度,满足了实时编码的要求。     

JPEG2000中二维小波变换的高速VLSI设计与实现

提出了一种基于9/7小波的二维小波变换器的硬件设计方案.通过优化算法以及采用行列变换并行处理的方式,提高了变换器的数据吞吐量.该方案采用了流水线技术,较大地提高了硬件效率.综合结果表明,该方案的系统时钟可达到110 MHz,且具有高速、高吞吐量、片内存储器小等优点.     

JPEG2000与JPEG的区别及其实践应用

随着3G时代的到来,数字媒体在各个领域的广泛应用,传统JPEG压缩技术已无法满足人们对数字媒体影像资料的要求。JPEG2000在图像压缩、处理等方面有着独到的优势,越来越多的行业采用JPEG2000的小波算法编码,以解决实际问题。对JPEG、JPEG2000的编码作简单的分析,着重比较两种编码的优劣点,并对JPEG2000的实践应用作些探索。     

一种用于JPEG2000的小波变换VLSI结构设计方法

为了快速地进行小波变换,提出了一种应用于JPEG2000的基于提升格式5/3,9/7统一的离散小波滤波单元;同时对于行列并行滤波,提出了一种控制机制,其在缓存5行的条件下,可完成高速行列并行滤波操作。该方法在保证精度条件下,可以取得较高的硬件利用率,且中间数据暂存空间需求低。然后在提升结构基础上,完成了硬件模块设计,并进行了仿真和FPGA实现。最后用Verilog HDL对系统进行了硬件描述,并在Altera DE2的验证板上的cyclone2 EP2C35FC672芯片上,在Quartus 6.0环境下实现了该结构功能。     

静止图像压缩标准JPEG和JPEG2000的多尺度模式

随着多媒体的兴起，大量的图像信息需要在网络上传输，为减轻网络负载和适应不同的应用需求，图像被要求以多尺度传输。JHB（由ITU和ISO共同建立）是如今被广泛采用的静止图像标准，而JPEG2000是继JPEG之后最新的静止图像标准,先理解图像的多尺度概念，然后结合国内外的现状，分别就JPEG和JPEG2000的多尺度模式进行了详细描述及其部分实现，再对两者进行了比较讨论，最后得出结论：最新的JPEG2000标准实现的多尺度模式更全面、更简便、更优越，尤其是它还可以嵌入式地实现，但也仍有不足。     

JPEG2000中EBCOT算法的VLSI结构研究与实现

提出了一种快速、高效专用于JPEG2000中EBCOT算法的VLSI结构．根据用于提高EBCOT算法处理速度的多种加速技术，提出了一种“探测——编码”方法，即先找出下一个待编码比特的位置，然后再对其进行编码．这样三次编码过程的扫描量实质上只相当于一次全扫描，编码效率提高了三倍．根据馥方法本文中的结构建立两级流水线操作方式，将编码过程分为：“探测”和“编码”两个处理过程．从而处理速度得到极大的提高．最后．对本文的结构进行了VLSI实现和验证．并在结构的面积，速度和功耗等方面和同类结构进行了比较，可以看出本文中的结构具有高的处理速度和较低的功耗．     

时域变换的JPEG2000感兴趣区编码方法

针对时域提升方法在低码率下边框效应明显且感兴趣区与背景区质量相差较大的问题,提出一种基于时域变换的方法用于JPEG2000感兴趣区编码。将原始图像分为基于感兴趣区和基于背景区的两幅图像,分别以不同的输出码率进行JPEG2000编码,在解码端将两个图像重新组合。该方法可以作为没有ROI编码功能的JPEG2000编解码系统的补充。实验结果表明,与时域提升法比较,该方法不仅明显减小了边框效应,而且在ROI区、BG区及整个图像的PSNR均有所提高。     

一种基于母函数的JPEG2000隐写分析方法

针对JPEG2000图像小波系数一般统计特征在BPCS-JPEG2000隐写前后变化不明显的问题,提出了一种基于小波系数母函数的隐写分析方法。通过对JPEG2000图像三级小波系数低频子带进行主分量提取,计算出相应的母函数,分析它在隐写前后的变化,提取出九个母函数值作为特征向量输入到SVM分类器中。实验证明在嵌入比例为30%以上可得到80%以上的真阳性率,同时假阳性率很低。