基于DM642 PCI Master读方式的AVS视频数据传输实现

介绍了AVS解码器的系统构成;研究了基于TMS320DM642芯片实现PCI主模式读方式的数据传输系统.给出了在嵌入Linux操作系统下通过DM642PCI主模式读方式实现AVS视频数据传输的具体方法;给出了视频数据接收线程与视频解码线程间的相互切换方法并配合内存映射、环行缓冲等方法,实现AVS视频流实时解码.实际结果证明此解码系统能满足实时性要求.     

基于VxWorks和DSP的PCI总线数据传输的实现

研究了基于PCI总线的DMA数据传输系统,着重描述了利用TMS320DM642 DSP芯片实现PCI总线DMA数据传输的方法。以DM642作为PCI主设备控制并启动DMA数据传输,给出了VxWorks系统中DMA主模式下的PCI设备驱动实现,相较于其它PCI总线传输方式,该方案开发成本较低,且具有良好的PCI总线数据传输性能。     

交通视频监控系统中DSP 的PCI接口设计

描述TI公司媒体处理器TMS320DM642HPI的主要特点,介绍PCI桥接器PCI2040的结构原理,提出通过PCI2040实现TMS320DM642与PC/104 模块进行通信的设计方案。方案充分利用PCI总线的高数据吞吐能力和DSP的HPI接口功能,可在DSP和PC/104 模块之间实现较高的数据传输率,实现了PC/104 实时读/写DSP任意片内存储单元的内容。最后给出交通视频监控系统的设计方案,详细说明通信过程的软件编程。     

基于DSP和PCI的多媒体压缩板卡设计

介绍了一种基于Ti DM642 DSP与PCI总线的多路MPEG-4多媒体实时压缩板卡系统;该系统由视频解码SAA7144H采集视频数据,由PCM1801U采集音频,多媒体数据采集到DM642DSP,完成硬件压缩、位流复合;经由PCI总线传送图像、位流于PC系统并预览、存储;该设计创新的提出了视频编码算法DSP优化根本思想,并在研发过程中得到了良好的实施和验证,高效的DSP视频优化算法保证了多路板卡高性价比的产品,系统较低的CPU占用资源完全达到了视频监控场合的需要.     

主DMA模式下PCI总线数据传输的DSP实现

研究了基于PCI总线的DMA数据传输系统,着重描述了利用TMS320DM642DSP芯片实现PCI总线DMA数据传输的方法。以DM642作为PCI主设备控制并启动DMA数据传输,给出了主DMA模式下数据传输系统的实现结构及工作流程,并配合内存映射、双缓冲等方法,取得了良好的数据传输性能。     

基于DM642的交通参数检测仪设计

本文介绍了一种应用于交通参数检测的视频监控系统。系统采用TI公司的媒体处理器TMS320DM642作为主控CPU,配以视频解码芯片SA7115、以太网接口芯片LXT971A,构成交通参数检测仪,完成各种交通参数的采集,以及道路现场视频数据的远程获取。文章介绍了DM642的体系结构,给出了系统实现的硬件方案。最后论述了DSP系统的软件开发平台,并介绍了监控程序的总体框架。     

基于DSP的PCI总线高速DMA数据传输

针对数据采集系统中的高速数据传输需求,利用TMS320DM642 DSP芯片实现了PCI总线的DMA数据传输.介绍了TMS320DM642的PCI接口特性,以DM642作为PCI主设备控制并启动DMA数据传输,并给出了主DMA模式下数据传输系统的实现结构及工作流程.给出了主DMA模式下的PCI设备驱动实现.相较于其它PCI总线传输方式,该方案开发成本较低,且具有良好的PCI总线数据传输性能.     

基于VxWorks和DM642视频采集压缩系统的技术研究

介绍了一种基于VxWorks和DM642下应用目前最新的H.264视频编码算法实现视频采集压缩系统的方法,主要内容包括视频采集压缩系统的硬件实现平台、VxWorks下PCI驱动、H.264视频编码算法标准、DSP软件编程及H.264视频编码算法的实现等,最后给出了H.264视频编码器的性能测试。     

基于VxWorks和DM642下视频采集压缩系统的技术研究

介绍了一种基于VxWorks和DM642下应用目前最新的H.264视频编码算法实现视频采集压缩系统的方法,主要内容包括视频采集压缩系统的硬件实现平台、VxWorks下PCI驱动、H.264视频编码算法标准、DSP软件编程及H.264视频编码算法的实现等,最后给出了H.264视频编码器的性能测试。     

基于TMS320DM642的视频解码系统优化

介绍了TMS320DM642数字媒体处理器,并结合该芯片的结构特点,设计实现了MPEG-4视频多路实时解码器。论述了基于DM642媒体处理器的MPEG-4视频多路实时解码器软件系统级优化策略和代码级优化关键技术。测试结果表明,本文提出的优化策略和技术使解码系统在DM642媒体处理器上实现了高质量的多路实时应用。     

基于AVS的广播式手机电视系统

提出并实现了一种基于AVS的广播式手机电视系统,包括音视频数据的实时编码、系统层复用、T-DMB信号发射与接收、PC及手机平台的解码回放等,重点介绍了音视频编码器中的AVS视频编码算法的优化和复用器的实现,通过实验对编码器的性能进行了测试,对播放端的播放效果进行了分析。实验结果表明,AVS能够很好地应用于手机电视。     

AVS视频解码的错误检测与掩盖方法

研究了视频误码的语法/语义检测、相关性检测方法和错误掩盖方法,分析了AVS的技术特性。在此基础上提出了一种基于AVS的错误两步检测法和基于图像编码帧类型(I,P,B)的自适应错误掩盖方法。实验结果表明,两步检测法能对AVS码流中的错误进行准确定位,自适应错误掩盖方法对图像的恢复效果显著。同时该方法不中断解码器,不影响解码器的实时解码速度。     

基于FPGA的AVS视频解码芯片验证平台设计

针对AVS视频解码芯片仿真和验证的要求,提出了基于FPGA的验证平台框架。该验证平台主要用于对AVS解码芯片进行硬件模块的验证,从而为整个视频解码芯片的开发提供可靠的依据。该平台基于Nios II软核处理器,可使软件模块和硬件模块在一个平台下真正实现软硬件协同工作。基于该平台实现了多个硬件模块和AVS视频解码芯片的验证,其结果证明了该验证平台的正确性和可靠性。     

AVS解码器帧内预测模块硬件优化设计

根据AVS标准中的帧内预测算法特点提出一种用于AVS解码器的帧内预测硬件模块优化设计方案,该设计使用两维滤波单元对参考数据进行处理,每个块的帧内预测运算在8个时钟周期内完成.与此同时,结合寄存器的移位操作简化参考数据选择机制,避免大量高位宽数据选择器的使用,减少资源的消耗.综合结果表明,该设计满足高清图像的实时解码需求.     

人体运动实时捕捉设备USB通信系统设计与应用

分析了人体运动实时捕捉设备USB通信子系统的各部分功能,并介绍了该子系统设计的具体方法。该设备在实际运行采集人体运动数据时,USB通信子系统实现了实时准确的数据传输。     

AVS软件解码器的优化

主要研究了AVS标准的视频压缩部分,简要介绍了编码过程中的关键技术。在PC机上采用VTune测试软件得出影响解码速度的瓶颈并且提出了一种优化方案。从数据流向入手,联合使用程序结构优化和SIMD指令集重写瓶颈模块代码的方案来优化AVS软件解码器,并且给出了运动补偿和反变换模块的具体优化方法。实验结果表明该优化方案可行并且解码器的运算速度得到了很大的提高。     

基于软硬件分区的AVS高清视频解码器结构

硬件的强大处理能力及软件的灵活性和可编程性,使得视频解码芯片的结构从硬件转向软硬件分区结构.作为新兴的标准,AVS视频标准对解码器的软硬件分区结构提出新的挑战.从AVS视频标准算法和实现复杂度入手,提出一种AVS高清视频解码器软硬件分区结构,实现满足基准档次6.0级别的AVS高清视频码流的实时解码,支持灵活的音视频同步、错误恢复、缓冲区管理和系统控制机制.已经在AVS101芯片上实现,硬件采用7阶宏块级同步流水,软件任务在RISC处理器上实现,可以在148.5MHz工作频率下对NTSC,PAL,720p(60f/s),直至1080i(60field/s)节目的实时解码显示.     

A novel hardware/software partitioning for SIMD-based real-time AVS video decoder

Decoding high-quality videos in real-time is becoming more and more difficult with the increasing resolution. In this paper, a novel hardware/software (HW/SW) partitioning is proposed with powerful SIMD (single instruction multiple data) instructions for the real-time AVS video decoder. Since most key functions that need large amounts of computations are optimized by SIMD instead of hardware, the distribution of workload between hardware and software is balanceable, and the performance of the video decoder is improved. Besides, the generality and programmability are also maintained. The proposed method is implemented on a 32-bit dual-issue RISC processor with 256-bit vector extension. The experimental results of conformation AVS test sequences show that the video decoder system can support the real-time decoding of AVS 1080p videos at 30 fps, and improve performance over 100 times compared to the original processor without the proposed method. Moreover, this approach could be easily applied to other video decoders, such as H.264 and VC-1.     

AVS逆扫描反量化和反变换模块的硬件设计

提出一种适用于AVS视频解码器逆扫描、反量化和反变换的硬件结构优化设计方案,该设计把逆扫描、反量化和反变换过程结合在一起进行设计,以宏块为单位进行操作且在块与块之间采用了流水线技术,并通过采用乒乓技术和寄存器复用技术达到速度和面积的平衡和优化。本设计在Quartus II 8.0上进行了仿真,仿真结果与C中结果进行了比对,通过在基于Nios II的AVS视频解码系统测试平台上进行测试,证明了该模块功能的正确性。     

基于Blackfin533的MPEG-4解码系统实现

本文介绍了一种嵌入式MPEG-4视频流解码系统,以ADI的BF533DSP为硬件,嵌入式uClinux作为操作系统,采用软解码的方式实现对以太网和USB接口设备输入的MPEG-4码流转换成PAL/NTSC制式的电视信号输出。