基于单片机和CPLD的频率测量研究

针对单片机进行高频测量存在的响应速度问题,利用CPLD适合精确、高速计数的特点,提出了一种基于单片机和CPLD的频率测量电路,通过CPLD对被测信号分频再与单片机计数值进行比较,实现了高精度、等精度测量,同时又解决了高频测量中存在的问题,满足了系统对响应时间的要求。该项研究成果已经在所设计信号源产品中得到了应用。     

基于MCU+CPLD的相位差和频率的测量方法研究及实现

介绍了一种基于复杂可编程逻辑器件CPLD与单片机的相位和频率测量方法,其中单片机完成控制和数据处理.给出了硬件原理图和CPLD设计核心模块,可有效提高测量精度和抗干扰能力.     

CAN总线嵌入式系统在发射机中的应用

介绍了一种适用于固态发射系统的嵌入式系统设计及应用。该系统通过采用单片机与CPLD技术的有机结合设计，运用CAN总线技术，实现控制系统对数量众多的工作状态信息、故障信息的实时监测与通信控制。文中分别从冗余双监控系统设计、单片机嵌入式系统、CPLD的应用、CAN总线技术以及针对RF高功率所采取的电磁兼容设计考虑等不同方面对其工作原理进行了详细阐述。     

CPLD在数字频率计设计中的应用

文章论述了基于单片机和CPLD的等精度数字频率计的设计方法,等精度的测量方法具有较高的测量精度和整个频率区域保持恒定测试精度的特点。该频率计利用单片机完成整个测量电路的数据处理、测试控制和显示输出,利用CPLD来实现频率、周期、脉宽和占空比的测量计数。本频率计包括硬件电路和软件编程两部分,硬件电路主要包括电源模块、输入信号整形模块、键控制模块、显示模块、单片机和CPLD模块。CPLD采用vHDL硬件描述语言,单片机采用C语言编程。     

基于CPLD的C8051F单片机高速数据采集系统设计

设计了以CPLD为采集控制单元的高速数据采集系统。此系统采用CPLD对串行AD和串行铁电存储器的进行时序控制,协助芯片单片机C8051F020进行逻辑控制和时序协调。系统可实现采样频率2 MHz、采样精度12-bits、体积小和功耗低。该设计已经成功应用在测试中,其性能和指标均优于应用要求。     

用单片机+CPLD实现液晶显示

本文介绍TC1602A液晶显示器的应用，以及单片机和CPLD综合应用的电路和软件设计，将CPLD应用到逻辑电路设计中，既简化了硬件电路，又节省了系统资源。     

基于ATmega128和CPLD的数字继电保护装置系统设计与实现

介绍了ATmega128单片机与CPLD在数字继电保护保护装置中的硬件设计与应用。单片机与CPLD配合应用,改善了原来传统的由单片机、程序存储器、数据存储器、数据驱动芯片、锁存器、地址译码器等一些外围芯片组成的硬件结构,形成了结构简单而功能全面的CPU＋CPLD结构。大大简化了硬件从而提高了系统的可靠性和抗干扰能力,缩短了开发周期和降低了产品成本。且制造出商用产品,产生了良好的社会和经济效益。     

基于CPLD技术的A/D转换器接口电路设计

设计了基于CPLD技术的A／D转换器AD574、LED与单片机的接口电路，并做出了相应的软件设计。CPLD的逻辑控制灵活性有利于系统的扩展和修改，在数据采集与控制系统中有广泛的应用前景。     

利用单片机和CPLD实现直接数字频率合成(DDS)

与传统的频率合成方法相比，DDS合成信号具有频率切换时间短，频率分辨率高，相位变化连续等诸多优点，使用单片机灵活的控制能力以及良好的人机对话功能与CPLD器件的高性能，高集成度相结合，可以克服传统DDS设计中的很多不足，从而设计开发出性能优良的DDS系统。     

应用于晶体管图示仪的CPLD控制器设计

传统的晶体管图示仪体积庞大、显示屏小、图形无法保存。基于CPLD的特性,设计以CPLD控制器为核心的数据采集电路。将其与传统的晶体管图示仪相结合并通过单片机和串行通信在微机上显示晶体管特性曲线。所设计的CPLD控制器满足了单片机、存储器和A／D转换器之间的时序配合要求,改善了原有图示仪的不足,实现并扩展了仪器的功能。     

基于MCU+CPLD变压器测试系统的设计与实现

采用MCU＋CPLD研制出铁路专用变压器测试系统装置。MCU实现频率跟踪和对测试数据的交流采样处理等，在MCU命令下CPLD作为接口负责对A／D的探作、测试结果的LCD界面显示和对继电器板的控制，达到了测试仪器整体结构精简并且二次设计快捷的效果，他作为与系统下住机的单片机同等重要的控制枢纽，对本系统至关重要。     

脉冲信号源的CPLD实现方法

为满足生产和科研的需要,研制了-种用Altera公司MAX7000系列CPLD芯片,实现的程控脉冲信号源.实践证明,应用此种方案设计的信号源,频率高、频率稳定、步进小(通过选用高速CPLD可提高频率及缩小步进)、精度高、参数调节方便,同时操作简单方便,功能更易扩展.文中给出了该信号源的详细系统设计方法及程宇源代码.     

基于单片机控制的数字频率计设计

提出一种基于单片机AT89S52控制的数字频率计的设计新方法。该方法将待测频率信号经过整形放大后输入单片机,然后由单片机控制内部计数器分别对待测信号和标准信号同时计数,再经运算处理得到测量结果,可自动量程转换,并由1602ALED显示器实时显示。该设计与传统测频系统相比,具有体积小、成本低、低功耗、精度高等优点,适用于各种测量电路。     

引信电源性能测量电路设计

介绍了一种存储测试系统,该系统可以对处于高冲击和高速旋转恶劣环境中的引信电源的一些重要参数进行测量。电路采用单片机和CPLD联合控制的方法,充分利用了CPLD的高速和MCU控制灵活的特点,实现了数据采集和Flash存储器的读、写、擦除操作,以及与上位机通信的控制,从而实现微体积、微功耗、大容量的存储测试系统设计。分析了在闪存中构造负延迟存储空间的方法,以及AD校准的方法。整个系统经过实测在恶劣的环境中能够稳定的工作,达到了设计的目的,系统同样可以用于测试一般的化学电池。     

基于FPGA的中频AGC电路设计

传统数字自动增益控制（AGC）电路采用模数转换器（ADC）采集信号后进行信号处理得到幅值信息实现自动增益控制,此过程对采样速率和算法要求较高。为降低对ADC采样速率和后级信号处理算法要求,设计了一种采用高速比较器与数字器件（DAC＋FPGA/CPLD）实现的峰值检测电路,并将其应用在中频数字自动增益控制电路中,电路可以在1 MHz至60 MHz对信号进行自动增益控制,可以将峰峰值稳定在2±0.2 V范围。     

应用CPLD提高示波表峰值采样显示效率

本文提出了一种应用于提高便携式数字示波器峰值采样显示效率的实现方案.详细讲述了如何通过设计CPLD数字逻辑模块实现对同一列上等待显示多个点的地址产生,给出了CPLD的处理过程,以及微控制器LPC2138的软件控制方法.     

用SY87721实现城域网波分复用系统的多业务接入

为了使城域网的DWDM（密集波分复用）系统可以接入多种信号速率和格式，以满足用户的要求，首先介绍了一种波长转换板的设计方法，使用SY87721自适应提取28Mbit／s～2.7Gbit/s之间任意速率信号的时钟，其次介绍了SY87721提取时钟的工作原理、与单片机和CPLD（复杂可编程逻辑器件）的接口方式、对寄存器的配置和读出方式。最后介绍了使用参考时钟测量接入信号频率的方法，这会在系统维护时带来较大的方便。     

基于CPLD的PIC32单片机大容量存储系统设计

设计了以CPLD为存储控制单元的PIC32单片机大容量Flash存储系统.介绍了系统的组成方案、硬件接口电路以及CPLD控制单元模块化的设计思路,并在QuartusⅡ 9.0软件环境下对系统设计进行仿真验证.最后得到的时序仿真波形证明了系统设计方案的正确性与可行性.