一种新型无人机高分SAR 信号非均匀混合采样技术

无人机高分辨合成孔径雷达(SAR)系统具有较大的信号频率带宽,根据奈奎斯特采样定律,雷达接收机需要超高速采样的ADC芯片。由于超高速采样率的ADC芯片的采样量化位数较低、功耗较高、成本昂贵,直接采用超高速采样ADC芯片对无人机高分辨率SAR回波信号进行采样接收不是最优方法。文中提出一种新型的非均匀混合采样技术用于对无人机高分辨率SAR回波信号进行采样接收,通过优化无人机SAR系统的信号收发时序,利用325 Msps采样率的ADC芯片即可对频率带宽为2 GHz的雷达回波信号进行采样接收,保证雷达回波的相位扰动与旁瓣电平满足应用需求。仿真实验表明:2 GHz带宽的Ku-SAR系统的回波信号能被采样率为325 Msps的ADC芯片完好采样接收,成像分辨率优于0. 2 m,旁瓣电平控制在-13 dB以下。     

4GHz带宽任意波形发生器设计

针对高采样率大带宽复杂波形信号的测试需求,设计实现了一种宽带任意波形发生器.采用国产高速DAC芯片、高性能FPGA和宽带可控增益放大器的设计方法,国产DAC集成CML数据接口,保证了传输带宽.测试结果表明:该系统支持10 GSPS采样率、4 GHz带宽的任意波形信号输出,具有良好的性能.     

基于InP DHBT工艺集成高速同步功能的13 GS/s单比特ADC

实现了一款集成同步电路的超高速超宽带单比特模数转换器(ADC),芯片采用锁存型高灵敏度比较器实现单比特量化,采用数字鉴相方法实现多芯片时钟自同步,集成1：8 数据分接器以降低输出端口数据速率,极大地方便了系统应用。该芯片采用0.7 mm InP DHBT工艺实现,测试结果显示,芯片最高采样率达13 GS/s,模拟输入带宽大于18 GHz,输入灵敏度小于-25 dBm,功耗为1.4 W。该芯片解决国内缺乏单比特超宽带收发系统及单比特量化大规模天线系统中核心芯片的问题,与国外同类芯片相比,采用的自同步的同步电路,具有系统应用简单,可实现超高速采样时钟同步的特点,便于实现多通道同步采样。     

基于四路ADC芯片交替采样的宽带信号采集系统设计

高速高精度大带宽的信号采集系统是宽带成像雷达的重要组成部分.针对单片高精度ADC的采样率无法满足大带宽成像雷达中频直接采样的问题,文中采用多路ADC芯片交替采样的方法,在保持采样精度不变的条件下提升系统采样率.设计了一种基于4片ADC12DJ3200交替采样的宽带信号采集系统,该系统中ADC单片采样率为3.4 GS·s...     

用SoC的DMA方式记录井下钻具的振动

本文介绍在振动环境下如何准确对钻头姿态进行测量.本文采用SoC芯片中的DMA技术实现边采集边存储,以提高信号的采样率,进而滤除振动环境对钻头姿态测量的影响.通过对该测量系统的性能测试与多次室内实验,证明该测量系统可以用于导向钻井系统对振动信号的测量,且其精度满足钻井系统对振动信号测量的要求.     

一种基于时间交织流水线架构的高速ADC设计

伴随着宽带雷达系统的发展,信号带宽越来越大,从而对模数转换器(ADC)的转换速度要求也越来越高。为满足宽带系统需求,需要ADC能够在数百兆甚至上GHz转换速度下实现较高精度的数据转换,这对ADC芯片设计提出了很高的要求。基于0.18 μm BiCMOS 工艺,设计了一种时间交织流水线架构的超高速ADC,前端采用一个超高速高精度跟踪保持器,转换核心采用四路并行流水线时域交织工作,内部集成多相位时钟控制电路。实测结果表明:该ADC芯片在800 MS/s 速度下性能良好,部分通道最高工作速度可达1.2 GS/s。     

基于FPGA的高速A／D转换芯片ADC08D1000应用

提出用超高速A/D转换芯片ADC08D1000作为系统前端采样电路的方法,以解决工程中严重系统性能的采样速率和采样精度问题.详细介绍ADC08D1000的原理与功能,用VHDL语言编写普通模式和扩展模式下的控制程序.针对工程中的实际情况进行优化设计,用延迟初始化、自校准等方法解决了发热、周围环境变化对芯片的影响等问题.该程序结构清晰,参数修改方便,具有一定的通用性.最后给出此芯片工程实践中的采样结果.ADC08D1000性能出色,能满足最高频率1 GHz以下大多数信号的采样要求,在工程实践中已经得到使用,并取得了良好的效果.     

基于LVDS的超高速ADC数据接收设计

超高速ADC通常采用LVDS电平传输数据,高采样率使输出数据速率很高,达到百兆至吉赫兹量级,如何正确接收高速LVDS数据成为一个难点。本文以ADS42LB69芯片的数据接收为例,从信号传输和数据解码两方面,详述了实现LVDS数据接收应该注意的问题及具体实现方法,并进行实验测试,验证了方法的正确性。     

超高速数据采集及分析平台的设计与验证

设计并实现了超高速数据采集及分析平台,由FPGA数据采集激励板卡、测试分析软件和PC机构成,该系统用于JESD204C接口协议的模数转换器(ADC)和数模转换器(DAC)的测试分析。从元器件选型、PCB设计与仿真、激励和软件测试三个方面进行平台的搭建,以保证平台能够在JESD204C协议的传输速率下稳定运行。基于该平台对一款6 GSPS双通道16位ADC和12 GSPS四通道16位DAC芯片进行动态性能测试,测试结果显示,ADC的SNR为56.3 dBFS,DAC的SFDR为65.5 dBFS,性能指标与手册值接近,表明该数据采集平台的功能与性能得到验证,可推广至JESD204C接口协议的其他芯片的测试,具备一定的通用性。     

基于40 nm工艺的单比特超宽带ADC

采用TSMC 40 nm工艺实现了一款宽带高速ADC。芯片采用时间交织的结构,单通道采用Flash结构,采样率为5 GS/s,8个子通道交织达到40 GS/s的采样率。测试结果表明,芯片的采样率可以达到38.4 GS/s,且在该采样率下,输入信号带宽可达18 GHz,灵敏度小于-20 dBm,可以满足单比特超宽带收发系统的需求。     

Sub‐Nyquist rate ADC sampling‐based compressive channel estimation

To realize high‐speed communication, broadband transmission has become an indispensable technique in the next‐generation wireless communication systems. Broadband channel is often characterized by the sparse multipath channel model, and significant taps are widely separated in time, and thereby, a large delay spread exists. Accurate channel state information is required for coherent detection. Traditionally, accurate channel estimation can be achieved by sampling the received signal with large delay spread by analog‐to‐digital converter (ADC) at Nyquist rate and then estimate all of channel taps. However, as the transmission bandwidth increases, the demands of the Nyquist sampling rate already exceed the capabilities of current ADC. In addition, the high‐speed ADC is very expensive for ordinary wireless communication. In this paper, we present a novel receiver, which utilizes a sub‐Nyquist ADC that samples at much lower rate than the Nyquist one. On the basis of the sampling scheme, we propose a compressive channel estimation method using Dantzig selector algorithm. By comparing with the traditional least square channel estimation, our proposed method not only achieves robust channel estimation but also reduces the cost because low‐speed ADC is much cheaper than high‐speed one. Computer simulations confirm the effectiveness of our proposed method. Copyright © 2013 John Wiley & Sons, Ltd.     

一种超宽带光电混合结构A/D转换器

现代宽带数字接收机对高性能模数转换器(ADC)的需求逐渐增大,而电子学ADC因载流子迁移速率限制无法实现超宽带直接数字采样.基于光子技术超宽带、超高速的特性,文章提出了一种光电混合结构的ADC技术.通过采用基于超短光脉冲的光学采样代替基于电子学半导体技术的采样/保持(S/H)电路来大幅提高采样带宽.采用时分复用及多通道...     

用于高速高精度流水线ADC的开关电容比较器

在65 nm CMOS工艺条件下,设计了一种用于高速高精度流水线ADC的开关电容比较器。采用单电容结构,实现了比较结果的最小化传输延迟。利用正反馈电容将采样网络的实极点调制为复极点,以减小采样传输延迟。用静态锁存器替代高速双尾动态锁存器,以适应正反馈的电容结构。数字驱动部分采用正反馈方式,以提升传输速度。Spectre仿真结果表明,在14位精度下,10 GHz带宽比较器的采样网络具有与20 GHz带宽MDAC的采样网络相同的传输延迟,从锁存器开始锁存到数字驱动输出的总传输延迟小于50 ps。     

长途超大容量DWDM光通信技术及发展

概述了长途超大容量(Tb/s级)DWDM光通信设备特点及关键技术要求,包括系统光学特性优化、高速高性能光转发、大容量合分波技术、宽带混合放大技术、智能化分系统及高可靠性电气系统等方面;提出了光通信设备智能化控制子系统概念,配合自动化辅助维护功能,对网络管理提出较高要求。最后简要叙述长途超大容量设备的发展水平,探讨在长途超大容量设备技术支撑下的下一带光传输设备新特点。     

Spatial Quantized Analog-to-Digital Conversion Based on Optical Beam-Steering

A novel optical spatial quantized analog-to-digital converter (ADC) is presented and the performance enhancements through employing this architecture are analyzed theoretically. A high-speed low-jitter ADC sampling clock is provided by a mode-locked laser. A high sampling rate is maintained by avoiding any speed-limiting conversion from optical to electrical domain in an all-optical quantization technique. A high quantization bandwidth is achieved by employing the all-optical quantization technique, benefiting from the high bandwidth characteristics of optical modulation. A high ADC resolution is obtained by using a single-channel quantization configuration and detecting a single image at each sampling step. A high power efficiency is achieved by extracting some portions of the required power from the analog electrical signal and optical sampling clock, directly. Various ADC-resolution limiting factors including the ambiguity of photodetectors, jitter of the optical sampling-clock, the limited beam deflector bandwidth, dispersion, phase modulator nonlinearity/mismatch, noise, and crosstalk have been identified and the contribution of each effect has been discussed.      

基于随路时钟恢复的多源数据光纤传输系统

针对数据互联网络中多源高速并行数据实时传输的问题,提出了一种基于随路时钟恢复的多源数据光纤传输系统,详细介绍了其工作原理和设计思想.系统将现场可编程逻辑门阵列(FPGA)内部高速收发器与专用数字锁相环相结合,给出了随路时钟恢复与数据流量控制的具体实现过程.相比于现有的各类高速并行数据传输解决方案,该系统具备可软件定义的数据接入能力,也能支持更加灵活的随路时钟动态范围.同时,通过设计精简合理的帧结构,推导数据位宽与随路时钟之间的约束关系,有效提高了系统传输带宽.测试结果表明,该系统工作稳定可靠,实时传输效果好,时钟恢复精度可达100 fs,扩展了串并转换与并串转换技术的应用领域.     

Optimum bandwidth partitioning with analog-to-digital converter constraints

In certain communication channels, such as short copper twisted pairs, it is theoretically possible to perform transmission with very high spectral efficiency using a very wide bandwidth. However, current analog-to-digital converter (ADC) technology limits the allowable sampling rate and resolution, thus severely constraining the transmission speeds. This paper proposes the partitioning of the available bandwidth into multiple bands, each employing an independent ADC. The benefit of such a scheme is the reduction of the sampling rates of the ADCs. An increase in the dynamic range is allowed, thus offering the potential to realize very high spectral efficiencies. An analysis of transmission under ADC constraints is performed, where an expression for the achievable data rate is derived, based on an empirical rule for the tradeoff between the ADC sampling rate and resolution. A bandwidth-partitioning problem is formulated, where the objective is the maximization of the data rate, and the optimization parameters are the frequency-band assignments. Then, a practical example of transmission over category (CAT)-5 cable is considered. The possible impairment factors are outlined, and the essential system elements are described. Using the previously given algorithm, the optimum solution and the corresponding performance are given for two distinct scenarios. These scenarios serve to illustrate the bandwidth-partitioning procedure, and provide useful intuition regarding the application of the proposed method. In particular, it is deduced that it is best to have narrower bands in frequencies where the signal-to-noise ratio (SNR) is relatively high, and wider bands in frequencies where the SNR is relatively low.     

高速相干光正交频分复用系统实现方案研究

相干光正交频分复用系统（Coherent Optical Orthogonal Frequency Division Multiplexing, CO-OFDM）作为未来高速光通信的重要解决方案,是近年来光传输领域的研究热点。高速CO-OFDM系统需要较高带宽的模数/数模转换器（DAC/ADC）,目前技术水平难以达到。文章改进了正交频带复用技术（Orthogonal Band Multiplexing , OBM）的光域实现方案;结合偏振复用技术和偏振分集接收,提出了基于OBM的100Gb/s高速CO-OFDM系统;并对系统传输性能进行数字仿真。结果表明：基于OBM技术的MIMO CO-OFDM系统可有效降低对DAC/ADC的处理速度要求,在不需任何在线色散补偿和偏振控制器件条件下,通过单模光纤传输800km,系统Q值保持在13dB以上。     

一种高速ADC动态性能参数测试的新方法

模数转换(ADC)采样电路作为模拟域到数字域的接口,实际应用非常广泛。介绍了ADC动态性能参数定义及测试方法,讨论了基于快速傅里叶变换(FFT)的频域测试法测试高速ADC动态性能参数的可行性,最后给出了实施方案和测试结果。     

5Gsps高速数据采集系统的设计与实现

以某高速实时频谱仪为应用背景,论述了5 Gsps采样率的高速数据采集系统的构成和设计要点,着重分析了采集系统的关键部分高速ADC（analog to digital,模数转换器）的设计、系统采样时钟设计、模数混合信号完整性设计、电磁兼容性设计和基于总线和接口标准（PCI Express）的数据传输和处理软件设计。在实现了系统硬件的基础上,采用Xilinx公司ISE软件的在线逻辑分析仪（ChipScope Pro）测试了ADC和采样时钟的性能,实测表明整体指标达到设计要求。给出上位机对采集数据进行处理的结果,表明系统实现了数据的实时采集存储功能。