基于数据访问计数的NAND闪存缓存管理算法

针对现有的NAND闪存缓存管理算法对缓冲区替换页选择和替换代价考虑不足,以及算法时间开销大的问题,提出基于数据访问计数的NAND闪存缓存管理算法.该算法首先考虑NAND闪存读写代价的不同以及数据访问频度的差异,对数据页进行冷干净、冷脏、热干净、热脏划分并分别采用LRU队列进行管理.然后,根据提出的数据访问计数策略计算数据页的访问计数值.最后,结合队列长度和数据页访问计数值给出了新的数据页替换策略.基于QEMU和Linux的仿真实验结果表明,与LRU、CF-LRU、LRU-WSR、CCF-LRU、LLRU等现有算法相比,所提算法能够有效降低写闪存次数,减少程序运行时间.     

一种基于NAND闪存高效的页面替换算法

针对不同NAND闪存读写操作成本比例的不同,提出一种具有高效页面替换功能的EPRA算法。在内存中,每个受害者候选页被分成固定数量的闪存页面。EPRA给每个受害者候选页分配权重值,在选择与修改页面时对权重进行调节,从候选页中选择具有最小权重值的页面作为受害者页。EPRA算法把受害者页中分为热的闪存页和冷的闪存页,并把这些数据写到NAND闪存中不同空闲的块中。仿真实验结果表明,EPRA算法使用在不同种类的NAND闪存中时,性能优于现有的页面替换算法。     

一种适用于改进P/E循环性能NAND闪存设计方法

随着NAND闪存工艺尺寸的缩小,为了确保闪存阈值电压分布在相对狭窄的区间,通常使用ISPP/ISPE(步进式编写操作/步进式擦除操作)对闪存操作.但是随着P/E循环的增加,相应的操作时间也随之改变,会极大的影响闪存的性能.因此本设计对传统ISPP/ISPE进行改良,通过使用额外的寄存器,针对P/E循环次数的不同阶段,调...     

一种用于NAND闪存的奇偶位线块编程补偿算法

为改善数据保持干扰和编程干扰对NAND闪存可靠性的影响,提出了一种新的奇偶位线块编程补偿算法。该算法利用编程干扰效应来补偿由数据保持引起的阈值漂移,修复NAND闪存因数据保持产生的误码,提高了NAND闪存的可靠性。将该算法应用于编程擦除次数为3k次的1x-nm MLC NAND闪存。实验结果表明,在数据保持时间为1年的条件下,与传统奇偶交叉编程算法相比,采用该补偿算法的NAND闪存的误码降低了93%;与读串扰恢复算法相比,采用该补偿算法的NAND闪存的误码下降了38%。     

一种基于虚拟NAND闪存接口的条码解码芯片及设备的设计方案

针对条码解码芯片的实际推广应用,本文介绍了一种基于虚拟NAND闪存的接口模块设计,并根据条码解码芯片及其接口性能指标,给出了几种应用方案。     

一种适用于3D NAND闪存的分布式功率级LDO设计

由于3D NAND闪存芯片面积较大,其电源分布网络庞大、复杂,既需要满足多个块(block)并行读写时所需的600 mA峰值电流要求,也需要满足芯片在待机状态下的低功耗要求-针对以上问题,设计了一种为3D NAND闪存芯片进行供电的无片外电容的分布式功率级LDO电路.通过设计Active和Standby两种工作模式下的LDO进行切换以降低系统功耗;采用基于电容的升压电路驱动分布式功率级结构,适应大面积CMOS芯片的供电要求;设计了输出电压检测电路前馈控制输出级以进一步提高环路瞬态响应速度.基于长江存储工艺完成电路设计,仿真结果表明,设计的LDO的负载调整率为0.018mV/mA, 带载能力达600 mA. 重载600 mA时的下冲电压为0.21V.通过流片、测试验证,设计的电路满足3D NAND闪存芯片的工作要求.       

一种基于ABT树的忽略缓存算法

计算机的性能将会变得越来越依赖于内存访问,而不是单纯的CPU原始性能。实时仿真需要大量的数据集,而内存的瓶颈将成为它的限制,尤其那些不能充分利用多级存储结构的算法,会有更多的缓存缺失。但基于ABT树的忽略缓存算法具有较好的适应性,它为缓存感知算法提供了一个良好的替代方案,且二者的性能基本相同。     

一种应用于限制零极点位置复数陷波器的迭代算法

基于最小均方误差准则(MMSE),本文推导出了一种修改限制零极点位置的一阶复数陷波器权值迭代算法,并进而提出了一种新的可应用于矩阵型高阶陷波器的自适应权值修改算法,该高阶陷波器由一阶陷波器作为陷波单元构成。该迭代算法直接修改陷波器权值的指数,因而在算法迭代过程中能够将高阶复数陷波器的极点始终限制在单位圆内,从而保证了陷波器的稳定工作。仿真结果表明,采用该算法的一阶和高阶复数陷波器工作稳定,对输入陷波器的宽带信号损伤小,且能快速跟踪和有效抑制其中的强单/多频信号。     

一种基于LRU算法改进的缓存方案研究与实现

LRU（最近最少使用）替换算法在单处理器结构的许多应用中被广泛使用。然而在多处理器结构中,传统LRU算法对降低共享缓存的缺失率并不是最优的。文中研究了基本的缓存块替换算法,在分析LRU算法的基础上,提出基于LRU算法及访问概率改进的缓存方案,综合考虑最近使用次数和访问频率来决定候选的替换块,增强了替换算法对多处理器的适应性。     

一种Ka/EHF双频段圆极化器的设计

为了获得更大的通信容量,卫星通信频率将由Ku/Ka向更高的Ka/EHF频段发展,Ka/EHF双频段圆极化器是EHF卫星通信系统中的关键技术之一。设计了一种Ka/EHF双频段波导圆极化器,同时提出了一种新颖的Ka/EHF双频段极化分解器,该圆极化器和极化分解器获得了良好的驻波比和相位特性。借助仿真软件对圆极化器和极化分解器的尺寸和结构进行了优化,并进行了加工和测试。测试结果与仿真结果吻合较好,对所提出圆极化器和极化分解器的性能进行了验证。     

Stacked-nanowire device with virtual source/drain (SD-VSD) for 3D NAND flash memory application

A new stacked-nanowire device is proposed for 3-dimensional (3D) NAND flash memory application. Two single-crystalline Si nanowires are stacked in vertical direction using epitaxially grown SiGe/Si/SiGe/Si/SiGe layers on a Si substrate. Damascene gate process is adopted to make the gate-all-around (GAA) cell structure. Next to the gate, side-gate is made and device characteristics are controlled by the side-gate operations. By forming the virtual source/drain using the fringing field from the side-gate, short channel effect is effectively suppressed. Array design is also investigated for 3D NAND flash memory application.     

基于FPGA和NAND Flash的存储器ECC设计与实现

针对以NAND Flash为存储介质的高速大容量固态存储器,在存储功能实现的过程中可能出现的错＂位＂现象,在存储器的核心控制芯片,即Xilinx公司Virtex-4系列FPGA XC4VLX80中,设计和实现了用于对存储数据进行纠错的ECC算法模块。在数据存入和读出过程中,分别对其进行ECC编码,通过对两次生成的校验码比较,对发生错误的数据位进行定位和纠正,纠错能力为1 bit/4 kB。ECC算法具有纠错能力强、占用资源少、运行速度快等优点。该设计已应用于某星载存储系统中,为存储系统的可靠性提供了保证。     

NAND闪存错误缓解技术综述

NAND闪存以其高存储密度、高速、低功耗等优点被广泛应用于数据存储.三维堆叠闪存技术的出现和多值存储技术的发展进一步提高了密度,降低了存储成本,同时也带来了更加严重的可靠性问题.闪存主控厂商一直采用更强大的纠错码(ECC),如BCH和LDPC码来对闪存中的数据错误进行纠正.但当NAND闪存中的错误数超出ECC纠错能力时...     

65nM MLC NOR型闪存温度自适应编程算法

本文根据沟道热电子(CHE)的温度特性提出了提高MLC NOR型闪存编程吞吐率的方案。用Lucky 电子模型对CHE 编程电流 与温度的关系进行了分析,提出了温度自适应编程算法,即根据片上的温度来改变纵向电场和 提高编程吞吐率。实验测得,室温下编程吞吐率从原来1.1Mbyte/S提高到采用温度自适应算法后1.4Mbyte/S,编程吞吐率有了近30%的提高,相比文献[5],本文编程吞吐率有了70倍的提高。     

Temperature self-adaptive program algorithm on 65 nm MLC NOR flash memory

tive programming to 1.4 MByte/s with the proposed method at room temperature. This represents a 30% improvement and is 70 times faster than the program throughput in Ref. [1].     

FAT文件系统在NAND FLASH上的磨损均衡研究

提出一种应用于NAND FLASH上实现FAT文件系统磨损均衡的方法,通过保留已删除文件在FAT表中的表项和重写文件时将内容写入新簇的方式,实现对NAND FLASH的均衡使用.在牺牲一定读写速度的前提下,有效地实现了对NAND FLASH的均衡磨损,延长了NAND FLASH的使用寿命.在文件系统层研究磨损均衡,实现难度小,且对标准FAT文件系统兼容,具有一定的可行性和实用性.     

通用存储装置设计

提出了一种多接口的通用存储装置,该装置具有良好的NAND Flash管理.它向用户提供线性的NAND Flash地址空间,使用户可以对NAND Flash进行透明的访问,而不需要深入了解NAND Flash的具体技术细节.同时,该装置具有多种接口,可以在多种不同接口的电子产品中作为数据存储介质使用.这样,不同接口的电子产品不用通过额外的设计或者转接器就可以使用本装置,给电子设备的设计和使用带来便利.     

一种高可靠大容量星载存储器的设计与研究

凭借着存储密度大和存储速率高的特点,基于NANDFlash的大容量存储器在星载存储领域得到了广泛的应用,由于NAND Flash本身存在缺陷,基于NAND Flash的大容量存储器在恶劣环境下的可靠性难以保证.提出了通过FPGA设计SRAM对关键数据三模冗余读取和缓冲、NAND Flash阵列热备份和数据的回放校验以及合理的坏块管理等措施,实现了高可靠性的大容量存储器.实验说明该系统不会因为外在偶然因素而造成数据的不完整,而且整个存储系统的成本开销相对于目前的星载存储器也非常低.     

基于QC-LDPC码的空间CCD图像NAND闪存存储纠错

为了提高空间CCD相机图像NAND闪存存储可靠性,提出一种基于QC-LDPC码的NAND闪存纠错算法。首先,分析了NAND闪存纠错信道模型;然后,根据闪存特点提出了一种基于QC-LPDC(1056,1024)码的NAND闪存纠错算法,为了加快编码效率提出了校验矩阵构造和高效编码方法,设计的校验阵均是0和1,只有移位和加法运算,非常适合硬件实现;最后,使用地面检测设备对闪存纠错算法进行了试验验证。结果表明,闪存纠错算法能快速稳定、可靠地工作,计算复杂度比较低,算法复杂度仅具为O(N);算法纠错能力高,误码比(BER)为10-6时,本文算法比RS码多0.47dB编码增益;使用65nm CMOS单元库,系统工作频率为250MHz时解码器数据吞吐率达到7.2Gbps;低误码平层,在误比特率为10-8时未出现误码平层。本文的NAND闪存纠错算法满足了空间相机图像存储系统的应用。