Design of the low power wake-up receiver for internet of things communication

A wake-up receiver with high energy efficiency and low power consumption is proposed for solving the power consuming problems of wireless nodes communication in the Internet of Things. The proposed wake-up receiver based on the wake-up mechanism can effectively schedule the network nodes communication, and use the simple envelope detection structure to achieve frequency down-conversion, which can flexibly manage energy and reduce power consumption. Based on UMC 65nm CMOS process technology, the wake-up receiver is designed and simulated. The results show that it can achieve S₁₁ of -21dBm and a sensitivity of -75dBm at a data rate of 1Mb/s, when operating at the central frequency of 780MHz and input signal adopting an on-off keying (OOK) modulation, and the power consumption is 82μW at 1.2V voltage supply.     

基于双电压和倍频技术的低功耗高效率发射机

为了克服电池容量的局限性,延长芯片的待机时间,针对传统发射机的高功耗、低效率问题,提出新型发射机架构. 采用2级注入锁定环形振荡器提供多相信号,电荷泵自举升压电路对该多相信号进行电压提升,实现低电压低功耗设计. 边沿合成器对多相信号进行倍频,使前级电路工作在低频,降低系统功耗. 基于55 nm CMOS工艺,设计433 MHz ISM频段发射机进行验证. 仿真结果表明,发射机的输出功率为?9.7 dBm,环形振荡器和电荷泵自举升压电路工作在0.6 V电源电压下,边沿合成器工作在1.2 V电源电压下,发射机整体功耗为357.04 μW,效率为29.83%,版图面积为70 μm×100 μm. 实验结果证明,所提结构具有功耗低、效率高、面积小和复杂度低的优点.     

16位音频sigma-delta调制器设计(英文)

针对数字音频领域16bit精度、20kHz带宽的设计要求,以0.18μmCMOS工艺设计二阶单环的一位sigma-delta调制器,过采样率达256,采样频率达10.24MHz.调制器采用了全差分结构,由基于开关电容的积分器、时钟产生器及比较器等组成.仿真结果显示,该调制器的信噪失真比达94dB,动态范围达99dB.在1.8V电源电压下,整个系统的功耗为7.6mW.     

基于共源共栅反相器的极低功耗Sigma-Delta调制器设计

为了满足穿戴式医疗设备中低功耗、高精度的模数转换应用需求,设计一种基于共源共栅反相器的低功耗14 bit/500 Hz Sigma-Delta调制器电路.在低电源电压环境下,该电路采用栅压自举开关完成了高精度的信号采样.利用共源共栅反相器替换传统Sigma-Delta调制器的跨导放大器（DTA）,有效降低了电路功耗.电路采用SMIC 0.13 μm 1P8M 混合信号工艺实现,测试结果表明,在供电电压为0.6 V、时钟频率为256 kHz、信号带宽为500 Hz内,Sigma-Delta调制器输出信号最大信噪失真比为69.7 dB,有效精度为11.3 bit,功耗仅为5.07 μW.     

256MHz采样71dB动态范围连续时间ΣΔADC设计

宽带连续时间ΣΔ型数模转换器大量用于无线通信领域.设计了采用三阶4bit连续时间调制器架构.为降低时钟抖动的影响,采用不归零数模转换器反馈脉冲,通过引入半个时钟周期延时来改善环路异步问题,以补偿环路延时对性能的影响.还从电路、算法和版图方面来降低反馈数模转换器失配的影响.由于米勒补偿增加了电容而增大功耗,因此这里采用前馈补偿技术,设计了一款低功耗、高速的运算放大器.最后基于0.13μm工艺,在256MHz采样频率、1.2V电源电压下,在8MHz带宽内信噪失真比达到62.5dB和71dB动态范围,功耗为15mW.     

一种低功耗高共模抑制比运算放大器设计

为了解决传统伪差分跨导运算放大器共模抑制比较差的问题,提出了一种新型低功耗伪差分CMOS运算跨导放大器.通过共模前馈技术消除了电路输出节点处的输入共模信号,以便以最小的面积成本、功耗和寄生分量来提高共模抑制比(CMRR),并采用TSMC 0.18 μm CMOS工艺对该OTA进行模拟仿真.仿真结果表明,在2 pF电容负载下,该OTA的直流增益为46.4 dB,增益带宽为14.5 MHz,相位裕度为85°.该OTA的CMRR高达110.1 dB,且在1.2 V单电源电压下,其功耗仅为28.6 μW,面积仅为33×10^-5 mm².     

一种新型双通道MOS开关栅压自举电路

设计了一种新的低压、高速、高线性度的双通道MOS开关栅压自举电路,该电路采用同时自举NMOS和PMOS的并行结构,不但降低了MOS开关的导通电阻值,同时在输入信号的全摆幅范围内实现了常数的导通电阻;考虑了器件可靠性要求且与标准的CMOS工艺技术兼容．采用0.13μm CMOS工艺和1.2V工作电压的仿真实验表明,提出开关的导通电阻在全摆幅输入信号范围内的变化量小于4.3%;在采样频率为100MHz,输入峰峰值为1V,输入频率为100MHz时,提出开关的总谐波失真达到-88.33dB,较之传统的NMOS自举开关以及标准的CMOS传输门开关,分别提高了约-14.8dB和-29dB．设计的开关可应用于低压、高速高精度的开关电容电路中．     

小型CMOS相机系统设计及其硬件实现

采用MT9V032型CMOS数字图像传感器设计了一款完整的小型化、低功耗相机.基于初级像差理论,设计了焦距为12.95mm、F数为5的光学系统.该系统体积小、结构紧凑,在空间频率83线对每毫米处,各视场调制传递函数均优于0.5;电子学系统以现场可编程门阵列作为时序控制平台,控制CMOS输出数字视频信号,数字视频信号通过差分芯片以低压差分信号格式输出到图像采集卡,最后在计算机上成像.实验结果表明,这种相机像质良好、功耗低、移植性强、可靠性高.当时钟为26.6MHz时,帧频为60帧/秒,并可通过调节内部寄存器的值实现多种模式,特别适用于对相机体积以及成像质量要求较高的场合.     

一种结合高分辨率TDC的快速全数字锁相环设计

针对时间数字转换器(Time-to-Digital Converter,TDC)的分辨率较低,全数字锁相环(All Digital Phase-Locked Loop,ADPLL)锁定参考信号的时间较长等问题,提出一种在高精度TDC基础上快速实现锁定的全数字锁相环.提出的时间数字转换器运用抽头延迟线法和双通道差分延迟线法提高量化精度,采用对称式层次型结构实现对负时间间隔的量化,设计的相调电路将量化的脉冲信号还原为时间长度信号,通过状态机对反馈信号的相位提前或延迟,实现对参考信号的快速锁定,在环路锁定后使用下降沿检测电路适时关闭鉴频鉴相器和时间数字转换器,降低整体电路的功耗.在Xilinx KC705开发平台上进行仿真与验证,并在Xpower软件上与传统的基于游标尺链型的全数字锁相环进行功耗对比分析.结果表明,此全数字锁相环的量化误差控制在0.2 ns之内,反馈信号可在3个参考信号时钟周期内快速锁定参考信号,整体电路功耗相比传统的基于游标尺链型的全数字锁相环降低约18.1%.本文提出的全数字锁相环具有实时性强、锁定速度快、量化精度高、功耗低等优势,更适用于高速、低功耗的现代数字通信系统.     

用于8位80 MS/s 模数转换器的增益数模单元电路

A high speed and medium accuracy multiplying digital-to-analog converter (MDAC) circuit optimization design is presented for meeting the requirements of the 8bit, 80MS/s pipelined analog-to-digital (A/D) converter. An optimized transmission gate is adopted to improve the linearity of the MDAC circuit. In view of the high gain two-stage operational amplifier, design method in wideband operational amplifier design optimization is proposed and the settling time and power consumption of operational amplifier can be effectively decreased In addition, an improved high speed dynamic comparator is used in this design Fabricated in a 1.8V 0.18μm CMOS process, this A/D converter with the proposed MDAC circuit achieves a signal to noise and distortion ratio (SNDR) of 54.6dB and an effective number of bits (ENOB) of 7.83bit with a 35MHz input signal at the 80MHz sample rate.     

用于微机械加速度计的亚微米工艺ADC设计

为了满足高性能微机械加速度计输出数字化的应用需求,基于亚微米工艺提出了一种16位高阶∑Δ模数转换器。采用五阶前馈单比特量化的方法,实现转换器低失真输出。前级积分器采用增益增强折叠共源共栅一级运放结构,提高低频增益,减少前级运放增益非线性对转换器失真的影响。应用积分器输出摆幅优化的方法和开关电容共模反馈电路的方案降低了整体功耗。测试结果表明,当采样频率为8MHz时,小信号输入失真度低于90dB;在低功耗模式下采样频率降低到4MHz,失真度接近90dB。这种高集成大动态范围的五阶前馈∑Δ模数转换器结构实现了16位输出精度,能够满足微机械加速度计的输出信号转换要求。     

低相噪频率合成器的设计与仿真

为了获得低相位噪声和高集成度频率源,设计了基于锁相环的频率合成器。利用ADS射频仿真软件,对锁定时间和相位噪声进行仿真,确定设计满足指标要求。用集成VCO的锁相环芯片ADF4360-7进行硬件测试,锁定频率在434MHz,功率达到1dBm,相位噪声为-87dBc/Hz@10kHz。此频率源指标满足大多数测量和通信系统要求,可在射频电路中推广使用。     

新型流水线ADC的设计与分析

设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0.6 μm CMOS工艺下实现,转换器在采样频率为5 MHz、信号频率为500 kHz时功耗为70 mW;SFDR为80 dB。     

一种集成占空比校准的低杂散参考时钟倍频器

为降低小数分频模拟锁相环的相位噪声,并改善采用传统异或门倍频器对参考时钟进行倍频时引起的锁相环输出杂散,提出了一种集成占空比校准的低杂散参考时钟倍频器.该倍频器对输入时钟进行倍频后输出参考时钟到锁相环,通过降低锁相环的分频比有效降低了锁相环输出信号的相位噪声.针对由倍频器输入时钟占空比误差引起的参考时钟频率抖动及锁相环输出杂散恶化,该倍频器通过数控边沿调整技术在较大误差范围内进行占空比粗调,然后通过模拟占空比校准环路进行高精度占空比校准,两种校准方式根据所提出的占空比校准控制算法协同工作,在扩大校准范围的同时提高了校准精度.仿真结果证明可以将100 MHz输入参考时钟占空比误差从13.8%降低至0.007%,且倍频输出频率误差低至380×10~(-6).基于40 nm CMOS工艺对该倍频器进行流片验证,测试结果表明:该倍频器能够使锁相环输出信号的带内噪声降低约6.67 dB,量化噪声降低约5.61 dB,且占空比校准后,能够将锁相环输出信号频谱中距离载波1/2参考时钟频率偏移处的杂散降低约9.52 dB;通过倍频器对锁相环的参考时钟进行倍频能够有效降低锁相环的带内噪声和量化噪声,对倍频器输入时钟的占空比进行校准能够有效降低锁相环输出频谱中的杂散.     

雾对无线光通信系统信噪比的影响

目前,无线激光通信系统以其安全性好、高带宽、高容量、成本低以及无需频率许可等优点得到越来越广泛的应用与研究。但通常激光在雾、雪、雨等恶劣气象环境下传输时,信号却产生严重的衰减甚至会造成通信中断,因而就有必要掌握激光在恶劣气象条件下的传输效应和衰减特性。本文从雾的物理特性出发,对激光在雾媒质中的传播衰减特性进行了基础的理论研究。分别给出了无线光通信系统的数字模型、噪声模型,并对数字信噪比的计算进行了理论推导,给出了不同因素对探测器数字信噪比的影响。最后,以工作波长为810nm的激光为例,利用衰减率与透过率之间的关系,给出了在平流雾及辐射雾中数字信噪比随能见度的变化关系曲线,分析了信噪比随视场角的变化关系。该分析说明,雾的能见度对无线光通信系统接收器信号功率及数字信噪比有较大的影响。     

12位60MS/s采样保持电路的设计

通过增益提升电路,使用于高速高分辨率ADC中的CMOS全差分采样保持电路,能达到高增益高带宽.利用电容下级板采样技术和自举开关消除电荷注入,以全差分结构抑制噪声来提高线性度,使采样精度达到了0.012%.经过Cadence软件Hspice平台仿真,在3.3V电源电压下,用TSMC0.20umCMOS工艺模型,在驱动2PF负载时,直流增益可达112DB,相位裕度为69.7度,单位增益带宽为547.2MHz,压摆率463V/us,功耗19.1 mW.     

CMOS环型压控振荡器的设计

设计和分析了一种高稳定度、低噪声的CMOS环型压控振荡器。该电路具有较低的压控增益,较好的线性范围,较低的相位噪声。应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,通过对压控振荡器相位噪声的计算和分析,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制。该设计和分析是基于上华0.5 μmCMOS工艺,当控制电压从1～3 V变化时,相应的振荡频率为100～500 MHz;在偏离中心频率1 kHz、10 kHz、100 kHz和1 MHz频率处得到的相位噪声分别为?50 dBc/Hz、?75 dBc/Hz、?98 dBc/Hz和?120 dBc/Hz。     

应用于北斗接收机的低噪声放大器设计

该文采用电容交叉耦合技术,设计了基于SMIC0.18μm CMOS工艺的应用于北斗二号接收机全差分低噪声放大器,中心频率为1 561.098MHz。仿真结果表明：该低噪放的噪声系数为2.045dB,功率增益S21为19.684dB,输入反射系数S11和输出反射系数S22分别小于-13dB和-40dB,反向隔离S12小于-40dB,线性度IIP3大于-5.5dBm,在1.8V电压下的总功耗为16mW。     

无源超高频RFID时钟不敏感基带设计与实现

为提高无源超高频RFID电子标签的性能,针对通信过程中标签解码对时钟精度要求严格以及反向散射编码需实现多通信速率的特点,提出一种对时钟精度相对不敏感的基带设计方法。通过区间分段的分频控制方法实现多通信速率的控制,采用相对比值解码的方法解决对基带时钟精度要求严格的问题。该设计实现了通信速率从40KHz到640KHz的动态覆盖,满足ISO/IEC18000-6C协议中对反向链路频率的规定,同时整个基带对系统时钟的偏差不敏感,可以工作在一个动态系统时钟下,为进一步降低系统时钟进而降低功耗奠定了基础。该设计最终采用TSMC 180nm CMOS工艺实现流片,测试结果与设计结果相吻合,具有良好的性能。     

U-OFDM可见光通信系统的高性能符号同步算法

为了提高可见光通信系统的传输效率和抵抗自由空间的多径效应,对单极性正交频分复用技术（U-OFDM）进行了研究.由于U-OFDM信号具有单极性特点,现有的同步算法中还没有针对U-OFDM系统结构的同步算法.鉴于此,提出了一种新的基于负镜像训练序列的符号同步算法,该算法在很低信噪比的情况下也能取得良好的同步效果.