SiO2/4H-SiC(0001)界面过渡区的ADXPS研究

采用角依赖X射线光电子谱技术(ADXPS)对高温氧化SiO2/4H-SiC(0001)界面过渡区的组成、成分分布等进行了研究.通过控制1%浓度HF酸刻蚀氧化膜的时间,制备出超薄膜(1～1.5nm)样品,同时借助标准物对照分析,提高了谱峰分解的可靠性.结果显示,高温氧化形成的SiO2/4H-SiC(0001)界面,同时存在着Si1 ,Si2 ,Si33 3种低值氧化物,变角分析表明,一个分层模型适合于描述该过渡区的成分分布.建立了过渡区的原子级模型并计算了氧化膜厚度.结合过渡区各成分含量的变化及电容-电压(C-V)测试分析,揭示了过渡区成分与界面态的直接关系.     

SiO2/4H-SiC(0001)界面过渡区的ADXPS研究

采用角依赖X射线光电子谱技术(ADXPS)对高温氧化SiO2/4H-SiC(0001)界面过渡区的组成、成分分布等进行了研究.通过控制1%浓度HF酸刻蚀氧化膜的时间,制备出超薄膜(1～1.5nm)样品,同时借助标准物对照分析,提高了谱峰分解的可靠性.结果显示,高温氧化形成的SiO2/4H-SiC(0001)界面,同时存在着Si1+,Si2+,Si33+3种低值氧化物,变角分析表明,一个分层模型适合于描述该过渡区的成分分布.建立了过渡区的原子级模型并计算了氧化膜厚度.结合过渡区各成分含量的变化及电容-电压(C-V)测试分析,揭示了过渡区成分与界面态的直接关系.     

SiO2/4H-SiC界面氮化退火

通过1 300℃高温干氧热氧化法在n型4H-SiC外延片上生长了厚度为60 nm的SiO2栅氧化层.为了开发适合于生长低界面态密度和高沟道载流子迁移率的SiC MOSFET器件产品的栅极氧化层退火条件,研究了不同退火条件下的SiO2/SiC界面电学特性参数.制作了MOS电容和横向MOSFET器件,通过表征SiO2栅氧化层C-V特性和MOSFET器件I-V特性,提取平带电压、C-V磁滞电压、SiO2/SiC界面态密度和载流子沟道迁移率等电学参数.实验结果表明,干氧氧化形成SiO2栅氧化层后,在1 300℃通入N2退火30 min,随后在相同温度下进行NO退火120 min,为最佳栅极氧化层退火条件,此时,SiO2/SiC界面态密度能够降低至2.07×1012 cm-2·eV-1@0.2 eV,SiC MOSFET沟道载流子迁移率达到17 cm2·V-1·s-1.     

基于低温氧化的4H-SiC/SiO2界面态钝化方案

阐述4H-SiC晶圆的Si面上通过CVD淀积与低温热氧化生长的双层栅氧化物结构,在高温氮气环境下可降低4H-SiC/SiO₂界面的高密度界面缺陷。采用PECVD淀积一层均匀的SiO₂膜后,通过热氧化工艺在淀积膜与4H-SiC/SiO₂间生长一层很薄的氧化物过渡层。根据不同温区间热氧化温度形成的SiO₂膜晶型不同,改变界面中氮气退火过程中氮元素的引入,从而钝化4H-SiC/SiO₂的界面缺陷。     

4H-SiC隐埋沟道MOSFET迁移率的研究

研究了几种因素对4H-SiC隐埋沟道MOSFET沟道迁移率的影响.提出了一个简单的模型用来定量分析串联电阻对迁移率的影响.串联电阻不仅会使迁移率降低,还会使峰值场效应迁移率所对应的栅压减小.峰值场效应迁移率和串联电阻的关系可用一个二次多项式来准确描述.详细分析了均匀分布和不均匀分布的界面态对场效应迁移率的影响.对于指数分布的界面态,低栅压下界面态的影响基本上可以忽略不计,随着栅压的增加,界面态的影响越来越显著.     

3300V 4H-SiC MOSFET 设计与加工

成功设计并制造了击穿电压超过3300V 的4H-SiC MOSFET。通过数字仿真优化了漂移层和DMOSFET有源区参数。漂移层N型外延厚度为33微米并且掺杂浓度为2.5E15cm-3。器件采用浮空场限制环作为终端。当栅极电压为20V,漏极电压为2.5V时,漏极电流为5A。     

4H-SiC埋沟MOSFET的研制

研制了4H-SiC热氧化生长氧化层埋沟nMOSFET.用室温下N离子注入的方法形成埋沟区和源漏区,然后在1600℃进行激活退火.离子注入所得到的埋沟区深度大约为0.2μm.从转移特性提取出来的峰值场效应迁移率约为18.1cm2/(V·s).造成低场效应迁移率的主要因素可能是粗糙的器件表面(器件表面布满密密麻麻的小坑).3μm和5μm器件的阈值电压分别为1.73V和1.72V.3μm器件饱和跨导约为102μS(VG=20V,VD=10V)     

4H-SiC埋沟MOSFET的研制

研制了4H-SiC热氧化生长氧化层埋沟nMOSFET.用室温下N离子注入的方法形成埋沟区和源漏区,然后在1600℃进行激活退火.离子注入所得到的埋沟区深度大约为0.2μm.从转移特性提取出来的峰值场效应迁移率约为18.1cm2/(V·s).造成低场效应迁移率的主要因素可能是粗糙的器件表面(器件表面布满密密麻麻的小坑).3μm和5μm器件的阈值电压分别为1.73V和1.72V.3μm器件饱和跨导约为102μS( V G=20V, V D=10V).     

基于SM-JTE结构的4H-SiC器件

介绍了高压空间调制结终端扩展(SM-JTE)结构及其优势。结合实际的MOSFET工艺和已有的理论模型,定义了全新的4H-SiC器件TCAD仿真模型参数。首次提出了确定SM-JTE最优长度的方法。基于SM-JTE结构的4H-SiC器件具有优良的击穿特性。SM-JTE结构的长度为230 μm时,SM-JTE的击穿电压可以达到16 kV。针对界面电荷对击穿特性的影响进行了系统仿真研究。仿真结果表明,正界面电荷相比负界面电荷对击穿电压的影响更大,且界面态电荷会引起击穿电压明显下降。该SM-JTE结构可以采用更短的结终端,在同样尺寸的芯片上能制作更多的器件,从而提高生产效率,降低器件成本。     

n型4H-SiC MOS电容的特性

在n型4H-SiC外延层上,采用H2,O2合成的办法,热生长30nm的SiO2层,并制备出Al栅MOS电容,完成了C-V特性的测试和分析工作,根据测试结果得出了SiO2与4H-SiC外延层的界面特性,并计算出n型4H-SiC外延层的掺杂浓度.结果表明H2,O2合成热生长的SiO2与4H-SiC外延层之间具有较好的界面特性,界面态密度较小.n型4H-SiC外延层的掺杂均匀,浓度为1.84×1017cm-3.     

3.3 kV 4H-SiC DMOSFET with a source-contacted dummy gate for high-frequency applications

In this paper,a 4H-SiC DMOSFET with a source-contacted dummy gate(DG-MOSFET)is proposed and analyzed through Sentaurus TCAD and PSIM simulations.The source-contacted MOS structure forms fewer depletion regions than the PN junction.Therefore,the overlapping region between the gate and the drain can be significantly reduced while limiting RON degradation.As a result,the DG-MOSFET offers an improved high-frequency figure of merit(HF-FOM)over the conventional DMOSFET(C-MOSFET)and central-implant MOSFET(CI-MOSFET).The HF-FOM(RON×QGD)of the DG-MOSFET was improved by 59.2％and 22.2％compared with those of the C-MOSFET and CI-MOSFET,respectively.In a double-pulse test,the DG-MOSFET could save total power losses of 53.4％and 5.51％,respectively.Moreover,in a power circuit simulation,the switching power loss was reduced by 61.9％and 12.7％in a buck converter and 61％and 9.6％in a boost converter.     

Study of Electron Mobility in 4H-SiC Buried-Channel MOSFETs

研究了几种因素对4H-SiC隐埋沟道MOSFET沟道迁移率的影响.提出了一个简单的模型用来定量分析串联电阻对迁移率的影响.串联电阻不仅会使迁移率降低,还会使峰值场效应迁移率所对应的栅压减小.峰值场效应迁移率和串联电阻的关系可用一个二次多项式来准确描述.详细分析了均匀分布和不均匀分布的界面态对场效应迁移率的影响.对于指数分布的界面态,低栅压下界面态的影响基本上可以忽略不计,随着栅压的增加,界面态的影响越来越显著.     

Comparative hall measurements on wet- and dry-oxidized 4H-SiC MOSFETs

Hall measurements have been used to compare the properties of 4H-SiC inversion-mode MOSFETs with “wet” and “dry” gate oxides. While the field-effect mobilities were approximately 3–5 cm²/Vs, the Hall mobilities in 4H-SiC MOSFETs in the wet and dry oxide samples were approximately 70–80 cm²/Vs. The dry-oxidized metal oxide semiconductor field effect transistors (MOSFETs) had a higher transconductance, improved threshold voltage, improved subthreshold slope, and a higher inversion carrier concentration compared to the wet-oxidized MOSFETs. The difference in characteristics between the wet- and the dry-oxidized MOSFETs is attributed to the larger fixed oxide charge in the dry oxide sample and a higher interface trap density in the wet oxide sample.     

用XPS法研究SiO_2/4H-SiC界面的组成

利用X射线光电子谱(XPS)研究了高温氧化形成的SiO2/4H-SiC界面的化学组成.获取低浓度HF酸刻蚀速度基础上制备出超薄氧化膜(1～1.5 nm)样品,并借助标准物对照法辅助谱峰分析.结果表明,高温氧化SiO2/4H-SiC界面,类石墨碳较多,除Si1 成分外,还存在Si2 和Si3 两种低值氧化物.三种工艺处理后界面成分含量的对比,指出界面成分可通过合理工艺有效控制,以C-V测试曲线印证了界面成分减少对电学特性的改善.