“龙腾R2”微处理器精确中断优化实现*

介绍了“龙腾R2”微处理器精确中断的实现方法,详细讨论了备份缓冲区精确中断优化方法和中断指令缓冲区中断响应机制。在“龙腾R2”微处理器上的实验结果表明,采用备份缓冲区和中断指令缓冲区的精确中断方法在不影响微处理器速度的情况下,中断响应速度是原来的3.5倍,中断返回速度是原来的2.6倍。     

基于备份缓冲区的精确中断研究与实现

微处理器的深度流水线、乱序执行等技术会导致指令的顺序模型与乱序执行之间产生冲突,如何实现精确中断是其中的关键问题之一。针对现有精确中断实现方法的不足,提出了一种采用备份缓冲区保存流水线现场的精确中断实现方法,可以显著提高中断响应的效率。论文首先详细分析了中断,然后着重讨论了备份缓冲区实现精确中断的现场保存机制和备份缓冲区的结构,最后介绍了该方法在西北工业大学自主设计的“龙腾R2”微处理器上的实现。“龙腾R2”微处理器上的实验结果表明,与冲刷流水线实现精确中断的方法相比,采用该方法中断响应时间减少了67%,中断返回时间减少了56%。     

基于VxWorks的嵌入式SOC的设计与实现*

提出了一种以自主研发的32位RISC结构高性能嵌入式微处理器"龙腾"R2为核心,包括存储控制单元、中断控制器、微处理器接口单元、中央控制单元、配置寄存器单元等的嵌入式SOC微处理器的设计方法,成功实现了VxWorks操作系统的移植.     

32位RISC微处理器FPGA验证平台设计与实现

微处理器的验证工作是一项复杂而重要的工作。针对传统的FPGA验证在板级验证过程中存在不能快速定位错误和调试方法单一等问题,同时结合“龙腾R2”微处理器的验证需求,设计了“龙腾R2”微处理器的FPGA验证平台,在该验证平台上成功进行了指令和VxWorks操作系统的测试。实践表明该验证平台大大缩短了验证周期,整个验证平台原理清晰,结构简单,扩展灵活、方便。     

基于PowerPC的VxWorks下键盘驱动程序的开发

"龙腾R2"是西北工业大学自主设计的与PowerPC指令集兼容的32位嵌入式微处理器,为了提高"龙腾R2"SOC系统中人机交互能力,提出了利用"龙腾R2"中的键盘控制器在PS2键盘通信协议下与键盘进行通信的方法;首先分析了PS2键盘通信协议,然后给出了键盘驱动程序的结构以及在VxWorks的BSP(板级支持包)中如何对键盘驱动程序加载的原理,然后将VxWorks移植到龙腾R2微处理器原型验证平台中;经过长时间的应用和测试表明,在移植后的FPGA验证平台上,VxWorks操作系统可以稳定运行。     

32位嵌入式CISC微处理器设计

LongtiumC2微处理器是西北工业大学自主产权设计的嵌入式32位CISC微处理器,与Intel 486DX2完全兼容,工作频率133MHz,规模约100万门,功耗小于1W.在微体系结构方面,提出硬连线和微程序相结合的控制通路设计方案,增强了处理器的灵活性和扩展能力.在流水线方面,为了实现精确中断,提出了基于微操作的指令指针跟踪方案,不但可以精确地保存中断现场,而且省去了等待指令边界的时间,实现了中断的快速响应.为了实现Longti-umC2的低功耗特性,提出了译码控制核心的低功耗设计方案,使译码器和微内核的功耗分别下降26%和19%.最后,为了快速、完备、有效地对LongtiumC2进行功能验证,提出了一种微处理器的系统级验证策略,使用虚拟系统和FPGA来同时搭建系统级验证平台,并采用Vera进行基于功能点的覆盖率验证,提高了验证工作的效率和置信度.     

嵌入式微处理器的系统验证平台设计*

基于FPGA和嵌入式操作系统VxWorks的优点,设计了"龙腾R2"微处理器的系统验证平台.在该验证平台上成功调试了VxWorks操作系统以及该验证平台支持的所有tShell和wShell命令及大量的测试程序.实践表明,该验证平台的调试和错误定位方法快捷有效,提高了验证效率,缩短了设计周期.     

支持多机环境的片上Cache的设计与实现

Cache是高性能微处理器解决CPU和存储器速度差异问题的有效措施之一。在共享存储器的多机环境下，共享数据在多个处理器的片上Cache中分布，Cache间维持数据一致性成为关键。该文讨论了32位嵌入式微处理器“龙腾R2”的Cache的设计和实现和支持多机环境的Cache一致性实现方法，并给出了实现的结果。     

RISC微处理器中存取部件设计的一种优化方法

低速的存取部件一直是限制高性能微处理器性能的一个关键因素。文章提出了RISC微处理器存取部件()LSU设计中一种优化的设计模型,阐述了该模型提高存取指令执行速度的机理以及关键路径的优化设计机制,分析了该模型在改善微处理器性能中的作用,并且该模型已经成功的应用到微处理器龙腾II的设计中。Verilog仿真、综合和静态时序分析的结果表明该设计达到了良好的效果。     

“龙腾R2”微处理器模块级验证

针对"龙腾R2"微处理器验证过程中的存在验证规模大,人力资源不足的问题,采用流水线模型构建随机的指令序列生成器,搭建以功能覆盖率为导向的自动化验证平台;该平台在仿真验证过程中能根据处理器的运行状态及覆盖率实时地调整指令流以侧重当前验证不充分的功能模块,实现自动化验证;通过仿真,与传统方法相比,在达到同等验证程度的情况下,使用该平台验证周期明显缩短,同时验证覆盖率也有所提高。     

“龙腾”R2微处理器Cache单元的设计与实现

合理地组织一个多级的高速缓冲存储器(Cache)是一种有效的减少存储器访问延迟的方法。论文提出了一种设计32位超标量微处理器Cache单元的结构,讨论了一级Cache、二级Cache设计中的关键技术,介绍了Cache一致性协议的实现,满足了“龙腾”R2微处理器芯片的设计要求。整个芯片采用0.18umCMOS工艺实现,芯片面积在4.1mm×4.1mm之内,微处理器核心频率超过233MHz,功耗小于1.5W。     

32位RISC微处理器中分支预测器的硬件实现*

提出了一种基于Bi-mode和分支路径历史的动态分支预测器,并在西北工业大学自主设计的“龙腾R2”微处理器中得以FPGA硬件实现,提出的分支预测器对条件分支可以进行准确地预测,具有延迟小、功耗低的特点。     

基于共享总线的多处理器cache一致性的硬件实现*

龙腾R2微处理器是西北工业大学航空微电子中心设计的采用PowerPC体系结构,具有自主知识产权的R ISC微处理器。为了扩展其多处理器的功能,采用总线侦听的方法来维护多处理器环境下的cache一致性。首先介绍了共享总线侦听技术以及侦听协议,然后详细介绍了龙腾R2微处理器的总线侦听部件的实现方案,对几类cache一致性的实现方案以及性能进行了评析。FPGA实验结果表明,总线侦听部件能高效而准确地保证多处理器系统的cache一致性。     

“龙腾”处理器FPGA验证平台的优化设计

随着超大规模集成电路的发展,FPGA验证已经成为大型设计的一种主要验证手段;一个验证平台的设计不仅影响验证的效率,而且有时还会影响验证的结果,在仔细分析原有"龙腾R2"FPGA验证平台基础上,对该设计平台进行了优化设计,设计采用外挂的Flash存储验证指令,去掉了下载电路,避免每次掉电之后需要重新下载验证指令,节省了验证的时间;此设计已经通过验证,并在实际的龙腾系列处理器验证中得到应用。     

支持 AltiVec技术的多媒体协处理单元的研究 *

通过对嵌入式处理器进行多媒体处理能力的扩展可增强其对多媒体数据的处理能力。以 32 bit龙腾嵌入式处理器为基础 ,研究 AltiVec技术以及超标量技术 ,设计了该处理器中支持 AltiVec技术的多媒体协处理单元。该单元采用五级流水线 ,将指令动态调度技术分配到不同的流水线中 ,在提高处理性能的同时保证了设计频率。通过多媒体基准程序测试 ,该单元的指令 IPC为 1. 2, SMIC0. 18μm工艺库下 ,频率为 350 MHz,该协处理单元提高了龙腾处理器的性能。     

基于对指令数据区分访问的混合cache低功耗策略

在分析现有体系结构级低功耗cache设计方案的基础上,提出了一种混合cache低功耗设计策略,通过在常规混合cache结构上增加一标志域来区分cache某组中的指令和数据,限制了处理器每次访问的路数,从而达到低功耗的效果。详细阐明了该方法的原理和硬件实现,并将其应用到自主研发的龙腾C2微处理器上。实验结果表明,该方法不损耗cache性能,面积牺牲仅1.45%,总功耗降低了23.1%。     

一种多处理器总线接口部件的验证环境的搭建

设计和验证周期的不断紧缩,给芯片验证工作者带来了很大的挑战;为了提高验证效率,对芯片的验证方法和验证环境的搭建进行了深入地研究;以"龙腾R2"微处理器总线接口部件为例,详细阐述一种面向对象的功能覆盖率反馈以及自检查验证环境的搭建流程;实验表明,改进后的验证环境在验证效率以及功能点覆盖面方面都明显优于改进前的验证环境。