多芯片组件基板制造技术

多层基板是制作ＭＣＭ的关键技术，本文主要介绍ＭＣＭ＿Ｃ、ＭＣＭ－Ｄ和ＭＣＭ－Ｄ／Ｄ三种ＭＣＭ的基板制作技术。     

MCM计算机辅助设计技术

系统阐述了ＣＡＤ技术在ＭＣＭ设计中的作用、ＭＣＭ ＣＡＤ的环境及ＭＣＭ ＣＡＤ的方法和流程,指出了目前国内外ＭＣＭ ＣＡＤ技术的发展现状和发展趋势,分析了目前ＭＣＭ ＣＡＤ设计技术的研究热点。     

多芯片组件的开发与应用现状

概述了ＭＣＭ的开发现状和发展趋势，分析了ＭＣＭ的特点，介绍了ＭＣＭ的应用情况，提出了加速发展ＭＣＭ的措施。     

迅速发展中的MCM技术

论述ＭＣＭ的基本概念及其由来；ＭＣＭ的显著优点及其迅速发展的技术背景；ＭＣＭ的种类及其对比；ＭＣＭ的主要应用领域及其市场发展。     

低成本的MCM技术

本文全面地介绍了为降低ＭＣＭ成本，国际上开发出的最新工艺及材料，包括ＭＣＭ－Ｆ、ＭＣＭ－Ｅ／Ｆ、ＭＣＭ－Ｌ／Ｏ、ＬＴＣＣ－Ｍ、ＩＢＳＳ、ＬＡＰ、ＬＣＰ、ＦＣＡＰ等。指出研究的出发点是以ＭＣＭ－Ｌ的成本而获得ＭＣＭ－Ｄ的性能。而ＭＣＭ－Ｄ成本构成中最贵的是薄膜层的加工，因此设法用其他方法取代传统的薄膜加工就成了焦点所在。大量的工作是围绕着改善迭层材料及工艺而改善ＭＣＭ－Ｌ的性能进行的。ＬＡＰ是ＭＣＭ     

MCBiCMOS门阵列的母片设计

本文介绍ＭＣＢｉＣＭＯＳ门阵列的母片设计技术。由于采用了先进的ＭＣＢｉＣＭＯＳ工艺和设计技术，ＭＣＢｉＣＭＯＳ更适合地制作高性能，大规模的专用集成电路。在２μｍＣＭＯＳ和３μｍ双极相结合的设计规则基础上，我们设计了ＭＣＢｉＣＭＯＳ２０００门门阵列母片，并利用ＭＣＢｉＣＭＯＳ宏单元库，成功地完成了ＣＧＢ２００３     

MC68HC05SR3芯片介绍

ＭＣ６８ＨＣ０５ＳＲ３芯片介绍黄小平一、基本结构及特征ＭＣ６８ＨＣ０５ＳＲ３ＨＯＭＯＳ微控制器是低功耗单片微控制器Ｍ６８ＨＣ０５家族的一员。这个Ｓ位的微控制器单元（ＭＣＵ）包含有在片振荡器，ＣＵＰ、ＲＡＭＥＯＭ、Ｉ／Ｏ，定时器及Ａ／Ｄ。ＭＣ６８ＨＣ０...     

P&S—优价现货提供TI产品

Ｐ＆Ｓ—优价现货提供ＴＩ产品型号批量价型号批量价型号批量价型号批量价ＬＦ３５１ＰＬＦ３５３ＰＬＦ４１１ＣＰＬＦ４１２ＣＰＬＭ２９０１ＮＬＭ２９０２ＮＬＭ２９０３ＰＬＭ３２４ＮＬＭ３３９ＮＬＭ３５８ＰＬＭ３９３ＰＭＣ１４８８ＮＭＣ１４８９ＮＭＣ３４８６...     

亚太地区蜂窝区移动电话用户数一览表

采用协议业务开始时间蜂窝区网络数量用户数普及率(%)香港(中国)ＴＡＣＳ,ＧＳＭ,ＣＤＭＡ,ＡＭＰＳ1984　　　　72086000　　33.8澳大利亚ＡＭＰＳ,ＧＳＭ19934497500027.5新加坡ＡＭＰＳ,ＴＡＣＳ,ＧＳＭ,ＤＣＳ1988274300025.8日　本ＰＤＣ,ＴＡＣＳ197992874400022.7新西兰ＡＭＰＳ,ＧＳＭ1987256750015.9韩　国ＣＤＭＡ,ＡＭＰＳ19843680000015.1马来西亚ＡＭＰＳ,ＮＭＴ,ＴＡＣＳ,ＧＳＭ,ＤＣＳ19858210000010.9台湾(中国)ＡＭＰＳ,ＧＳＭ1989216900007.9泰　国ＮＭＴ,ＡＭＰＳ,ＤＣＳ,ＧＳＭ1985819500003.3菲律宾ＡＭＰＳ,ＧＳＭ,Ｔ…     

MCM的主要制造技术

ＭＣＭ是典型的高技术和多技术产品，它的各项制造技术正从开发阶段转入实用化。本文扼要介绍ＭＣＭ的主要制造技术，包括基板技术、布线技术、ＬＳＩ裸芯片焊接技术、检测技术，最后介绍各种ＭＣＭ的技术特征及不同ＭＣＭ厂家的特点，供意欲涉足ＭＣＭ的读者参考。     

石英晶片、陶瓷频率分选设备上料装置的选择及分析

本文主要介绍分选设备中上料装置的选择，详细分析了该上料装置的结构及电学特点。     

超薄圆片划片工艺探讨

集成电路小型化正在推动圆片向更薄的方向发展,超薄圆片的划片技术作为集成电路封装小型化的关键基础工艺技术,显得越来越重要,它直接影响产品质量和寿命。本文从超薄片划片时常见的崩裂问题出发,分析了崩裂原因,简单介绍了目前超薄圆片切割普遍采用的STEP切割工艺。另外,针对崩裂原因,还从组成划片刀的3个要素入手分析了减少崩裂的选刀方法。     

通用电梯语音播报装置的设计及实现

本文介绍了通用电梯语音播报装置的硬件和软件的设计方案,提出了不使用电梯的电气信号,通过红外传感器来测定电梯的运行状态,使得设计出来的电梯语音播报系统能够用在所有的电梯上。     

基于"中国芯"的SCDMA彩屏手机设计

介绍了核心芯片(基带芯片与射频芯片)采用“中国芯”的SCDMA彩屏手机的设计与应用。对彩屏手机的硬件架构电路进行了介绍,对基带处理部分、射频电路部分、多媒体应用部分等一些主要芯片进行了阐述,并提出了应用国产芯片在SCDMA彩屏手机设计中会出现IO处理问题、映射电压问题、32 kHz时钟电路匹配与PCB设计问题、彩屏屏闪问题,介绍了解决这些问题的技巧。     

A Low Power Analog CMOS Vision Chip for Edge Detection Using Electronic Switches

An analog CMOS vision chip for edge detection with power consumption below 20 mW was designed by adopting electronic switches. An electronic switch separates the edge detection circuit into two parts: one is a logarithmic compression photocircuit, and the other is a signal processing circuit for edge detection. The electronic switch controls the connection between the two circuits. When the electronic switch is off, it can intercept the current flow through the signal processing circuit and restrict the magnitude of the current flow below several hundred nA. The estimated power consumption of the chip, with 128 × 128 pixels, was below 20 mW. The vision chip was designed using 0.25 µm 1‐poly 5‐metal standard full custom CMOS process technology.     

一种改进二次背包算法的加密芯片设计

文章基于目前公钥密码加密芯片加密速度慢的缺点提出了一种新的方案，即根据一种改进的二次背包算法设计加密芯片。新的加密芯片由一块已有的DSPCore和我们自己所设计的计算单元组成。这样既可以发挥DSP软件扩展性好又可以加快加密速度。最后通过对整块芯片进行仿真得到了比较满意的性能指标。     

新型片式元器件在通信领域中的应用与发展

首先指出了电信产业的发展得益于电子元器件的发展,进而分析了元器件的发展历史,重点分析了在现今元器件中占主流的片式元器件的特点、及其发展方向,最后结合当今的信息与通信技术指出Ｌ：现代通信与信息技术的飞速发展促进了片式元器件的微型化、复合化,新型片式元件的出现和改进反过来进上步促进了新型移动通信和便携式信息终端的轻薄短小和升级换代。     

应用于柔性电子的超薄硅基芯片研究进展北大核心

柔性电子技术在近些年得到了快速发展，越来越多的柔性电子系统需要柔性、高性能的集成电路来实现数据处理和通信。通过减薄硅基芯片可以获得高性能的柔性集成电路，但是硅基芯片减薄之后的性能有可能发生变化，并且在制备、转移、封装的过程中极易产生缺陷或者破碎，导致芯片性能退化甚至失效。因此，超薄硅基芯片的制备工艺和柔性封装技术对于制备高可靠性的柔性硅基芯片十分关键。在此背景下，文章综述了柔性硅基芯片的力学和电学特性研究进展，介绍了几种超薄硅基芯片的减薄工艺和柔性封装前沿技术，并对超薄硅基芯片在柔性电子领域的应用和发展进行了总结和展望，为柔性硅基芯片技术的进一步研究提供参考。     

Voltage‐Mode 1.5 Gbps Interface Circuits for Chip‐to‐Chip Communication

In this paper, interface circuits that are suitable for point‐to‐point interconnection with an over 1 Gbps data rate per pin are proposed. To achieve a successful data transfer rate of multi‐gigabits per‐second between two chips with a point‐to‐point interconnection, the input receiver uses an on‐chip parallel terminator of the pass gate style, while the output driver uses the pullup and pulldown transistors of the diode‐connected style. In addition, the novel dynamic voltage level converter (DVLC) has solved such problems as the access time increase and valid data window reduction. These schemes were adopted on a 64 Mb DDR SRAM with a 1.5 Gbps data rate per pin and fabricated using a 0.10 µm dual gate oxide CMOS technology.     

叠层片式电感的发展趋势

论述了叠层片式电感的发展趋势。指出高频电感应用领域扩大,使用频率不断提高;高频电感尺寸进一步小型化;集成化趋势方兴未艾; 大电流与高频磁珠需求不断增加。