高性能16位徽处理器IP软核设计

在对标准Intel 8086微处理器进行分析的基础上,本文介绍了一种与其指令集兼容、性能大幅提高的可重用16位微处理器IP软核的设计.从处理器体系结构的划分,到指令集的设计以及处理器内部各单元的设计,进行了比较详尽的阐述,并对该设计进行了软件仿真和硬件验证.该处理器采用缩短指令执行时钟周期、增加指令预取队列、改进总线接口时序和减少有效地址计算时间等系统架构的优化,使性能得到大幅度的提高;通过扩展指令集实现与标准8086、8088、80186和80188系列微处理器完全软件兼容.     

一种基于低温多晶硅TFT技术的柔性8位异步微处理器

介绍基于低温多晶硅TFT技术和采用激光退火表面刻蚀技术的柔性8位异步微处理器,并且给出了异步电路描述语言Verilog 。32,000个晶体管的微处理器在500kHz,5V的条件下消耗电流180mA,功耗是同步微处理器的30%。     

适用于消费类和工业电子产品的ARM9处理器

ARM9微处理器集成了Thumb指令集，其完备的性能有助于工程师在完成先进的系统设计的同时，兼顾对芯片面积、上市周期、开发成本和功耗等多项指标的要求。EP9301是极具价格优势的ARM9处理器之一，其高度集成的结构和先进的设计尤其适用于各种初级消费类和工业电子产品的用户。     

32位微控制器可提高工业驱动器的效率和性能——适用于高性能、低成本型工业控制应用

TC1161和TC1162是基于TriCore架构的32位微处理器，集成了高性能66MHz CPU、1MB的嵌入式闪存和丰富的外设，核心供电电压为1．5V，I／O电压为3．3V，并采取了低成本的PG-LQFP-176封装，工作温度为-40～85℃，并提供统一的软件开发环境。     

一种适于16位RISC处理器的伪四级流水结构研究

提出了伪四级流水结构概念,并在一种微处理器控制器中实现运用。该结构可以在显著提高微处理器指令执行速度的同时,简化其中程序控制器的设计复杂度,降低对芯片资源的要求,适合应用于一些面向I/O数据处理或中低档控制等级的微处理器/微控制器场合。该结构技术已获得国家发明专利授权。     

基于嵌入式处理器的系统级低功耗管理研究

针对嵌入式系统低功耗设计问题,分析了动态功率管理DPM和动态电压/频率调节DVFS两种嵌入式功耗管理策略,并提出了系统级低功耗控制框架.讨论了基于嵌入式处理器i.MX1硬件平台实现系统级功耗控制方案,并给出了具体的设计方法.实际应用表明,该设计方案可有效降低系统能耗.     

适用于IP设计的16位可扩展定点DSP

介绍了一种称为ＷＤＳＰ的１６位定点ＤＳＰ,它具有一条指令完成一向量操作及ＤＭＡ数据传输与数据运算并行操作的特点。该ＤＳＰ的结构和指令集设计规则,使其可根据不同的应用,通过增减功能模块及相应的指令来定制ＤＳＰ。     

实时控制处理器的电源

在电池供电设备中，电源管理是关键，微处理器可以调整其内核电压，使之与增加或减小的时钟速度相对应，在需要时提供全部处理能源，而在空闲时不浪费过多电能。图1电路示出了嵌入式处理器通过简单的降压转换器和廉价的数字电位器来控制自己的电源电压。     

一种适用于MIPS微处理器的IDE硬盘接口的设计

开发基于MIPS的嵌入式CPU具有重要意义。无论是在嵌入式领域还是个人计算机领域，IDE硬盘都有广泛的应用。高度集成的PM8172使得基于MIPS微处理器的系统设计变得很简单。几乎所有的功能都可以由一块芯片完成，这大大降低了系统设计的复杂性，节省了设计费用和时间。     

采用异步实现的快速傅里叶变换处理器

介绍一种采用异步实现结构的快速傅里叶变换处理器,该处理器的控制采用本地握手信号取代传统的系统时钟。给出了处理器中异步加法器的电路结构,设计了一个采用Booth译码Wallace tree结构的异步乘法器。通过对一个8点的异步快速傅里叶变换处理器进行电路仿真,得到该处理器完成一次变换的平均响应时间为31.15 ns,仅为最差响应时间42.85 ns的72.7%。可见,采用异步方式的快速傅里叶变换处理器在性能方面较同步处理器存在优势。     

基于FPGA的32位ALU软核设计

介绍了一种基于可编程逻辑器件FPGA和硬件描述语言VHDL的32位ALU的设计方法。该ALU采取层次化设计方法,由控制模块、逻辑模块、加减法模块、乘法模块和除法模块组成,能实现32位有符号数和无符号数的加减乘除运算,另外还能实现9种逻辑运算、6种移位运算以及高低字节内容互换。该ALU在QuartusII软件环境下进行了功能仿真, 通过验证表明,所设计的ALU完全正确,可供直接调用。     

一种高效率8位嵌入式微控制器的VLSI实现

在分析标准8位MCU流水线结构的基础上,从提高效率及降低功耗的角度出发,提出了一个高性能MCU的实现结构。通过流水线结构的优化,使指令执行效率提高到原来的2．5倍,在保持运算能力不变的前提下,功耗可降为标准结构的1／16左右。     

Design of CNTFET-based 2-bit ternary ALU for nanoelectronics

This article presents a hardware-efficient design of 2-bit ternary arithmetic logic unit (ALU) using carbon nanotube field-effect transistors (CNTFETs) for nanoelectronics. The proposed structure introduces a ternary adder–subtractor functional module to optimise ALU architecture. The full adder–subtractor (FAS) cell uses nearly 72% less transistors than conventional architecture, which contains separate ternary cells for addition as well as subtraction. The presented ALU also minimises ternary function expressions with utilisation of binary gates for optimisation at the circuit level, thus attaining a simple design. Hspice simulations results demonstrate that the ALU ternary circuits achieve great improvement in terms of power delay product with respect to their CMOS counterpart at 32 nm.     

三端口64位处理器的VLSI设计

引入多端口处理器的概念并介绍三端口64位ALU及其旋转器的设计方法。为了提高处理器的工作效率,在ALU的每个输入端口设置适当容量的RAM是一种新的尝试。文中介绍了ALU端口RAM寄存器及其管理电路的设计方法。为了适应Windows环境中的多媒体数据的地址分级管理,本文提出“整地址”概念,并相应定义了qword地址和byte地址。文中也介绍了基于分级管理概念的地址发生器的设计方法以及如何使用两个地址发生器管理四种不同地址的设计方法。模块化、总线化结构是本设计的另一显著特点。     

一种微机异步通信网络PC—TALK的实现

本文介绍了一种微机异步通信网络。该网价格低谦、通信功能完善，可以实现文件传送、文件猎取、电子邮件、图形、表格传送等多种功能，是一种在通信速率要求不高、数据传送不是太频繁的情况下，实现近远程通信的理想网络系统。     

一种大容量异步FIFO的设计与实现

针对判断FIFO将空和将满两个状态位的难点,提出一种阈值可以由使用者改变的可编程判断方法.以内部RAM容量为16 kB的FIFO的设计为例,基于FIFO的一般结构,介绍了产生RAM地址指针的方式,分析了添加1位指针附加位以判断FIFO状态的方法.电路基于0.18μmCMOS工艺实现.仿真结果表明,这种状态判断方法可以快速、准确地判断出FIFO的状态,FIFO的最快读写频率可达160 MHz.     

一种分布式异步事件处理框架的研究与实现

文章研究和实现了一种分布式的异步事件处理框架(Distributed Asynchronous Event Handling Framework,DAEHF).应用开发人员可以基于DAEHF开发异步事件驱动运行的应用程序,DAEHF高效、灵活地为应用开发人员解决了应用程序网络通信的问题,同时还具备通用、易用、任务自动部署等特点,非常适合应用开发人员开发大型分布武应用系统.本文在设计和实现DAEHF的过程中研究使用了设计复用、线程池、异步事件处理、任务自动部署等关键技术.DAEHF已经在中国科学院科学数据库系统平台软件的数据访问中间件中得到初步的应用.     

一个异步低功耗微控制器的结构设计与VLSI实现

介绍了一个低功耗微控制器的结构设计与VLSI电路实现。适当地选择并设计了微控制器的体系结构和流水线,同时采用了异步逻辑的电路实现方法。该微控制器与PIC16C61的指令集兼容,功能相仿。在Chartered0.6μm 的工艺条件下,平均功耗只有PIC16C61的16％。与其它各种类型的现有微控制器相比,功耗的下降更为明显。     

面向密码算法的异步可重构结构设计

针对FPGA和ASIC在实现密码算法时的不足之处，本文介绍了一种面向密码算法的异步可重构结构。该结构的运算功能由一个可重构单元阵列提供，数据通路由可重构单元之间的相互连接实现，异步通信采用握手信号完成。在分析握手信号传输延时对可重构结构的影响后，文章提出了一种适合该结构的单元信号传输握手控制电路。同时在单元结构中，使用改进的DSDCVS逻辑来设计其运算电路，减小了单元的面积，提高了单元的工作速度。应用实例表明，在实现密码算法时，面向密码算法的异步可重构结构表现出了比FPGA更好的性能。