CRC码的FPGA实现

介绍了循环冗余校验CRC算法原理和校验规则，分析了CRC校验码的具体计算过程，并以CRC-16为例，给出了使用硬件描述语言Verilog HDL来实现CRC-16的部分源程序，它既是校验码的生成器，也是待校验数据的校验器，对该例进行仿真并给出综合结果，最终可以在现场可编程门阵列（FPGA）上实现，其工作频率可达400MHz.     

CRC码的FPGA实现

介绍了循环冗余校验CRC算法原理和校验规则,分析了CRC校验码的具体计算过程,并以CRC-16为例,给出了使用硬件描述语言Verilog HDL来实现CRC-16的部分源程序,它既是校验码的生成器,也是待校验数据的校验器,对该例进行仿真并给出综合结果,最终可以在现场可编程门阵列(FPGA)上实现,其工作频率可达400 MHz.     

循环冗余校验CRC的算法分析及其实现方法

循环冗余校验CRC(Cyclic Redundancy Check)是一种编码简单,且高效、可靠的差错控制方法,广泛应用于工业测控及数据通信领域。阐述用循环冗余校验码CRC进行差错控制的原理,并介绍使用硬件和软件两种方式实现CRC码的方法。     

通信网络中快速CRC算法的设计与实现

介绍循环冗余校验码的基本概念以及表驱动算法的原理与一般设计思想.给出了详细的算法设计,用VC++6.O在局域网上实现了该算法.循环冗余校验算法采用软件校验的方法,不需要设计另外的硬件电路,校验速度非常快,提高了计算机网络通信的速度和报文传输的准确性.     

GPS数据通讯中CRC校验原理及其Verilog HDL语言实现

GPS数据通讯时,接收端对接收到的数据进行差错校验,再将得到的校验码和接收到的校验码比较,如果二者一致则认为传输正确,如果是指令则执行,否则予以拒绝。本文介绍了循环冗余码基本原理、GPS数据通讯中冗余校验,从校验原理入手,具体给出其逻辑电路和Verilog HDL语言实现。     

RFID系统数据传输中CRC算法的分析与实现

分析了基于ISO/IEC 18000-6协议的超高频(UHF)RFID系统数据传输中循环冗余校验(CRC)算法的原理和特点,在经典LFSR电路的基础上,采用按字节并行计算CRC校验码的方法,以CRC-CCITT生成多项式为例,用Verilog HDL语言设计实现了8位并行CRC-16电路.在Quartus Ⅱ8.0综合开发环境下进行时序仿真,并在FPGA芯片EP1C6Q240I7上测试验证,结果表明:所设计的电路在一个时钟周期内处理8位数据,符合协议规定,满足超高频RFID系统的通信速率要求.     

远程监控网中快速CRC算法设计及实现

针对监控现场电磁干扰严重、环境恶劣、安装条件复杂、数据通讯量大以及对数据处理的时实性要求苛刻等具体情况，根据循环冗余校验码（CRC）的基本原理，设计了表驱动算法实现循环冗余校验。该算法在中心处理机用Delph4.0宏汇编来实现，在前置端机则用MCS－51单片机汇编语言来实现，二者可相互移植。由于CRC的表驱动算法的软件实现，系统不需要设计另外的硬件电路，降低了成本，减小了设备安装尺寸，校验速度非常快，提高了远程监控网络的通讯速度和报文传输准确性。     

嵌入式系统CRC循环冗余校验算法设计研究

介绍了CRC循环冗余校验基本原理及生成多项式表示,分别研究了嵌入式系统CRC 8 Dallas/MaxiM与CRC 16 iBM生成多项式及其硬件描述.以Ds18B20器件的ROMiD/sCRatChpaD数据校验及MODBus总线网络数据帧校验为例,通过对生成多项式及硬件描述的分析研究得出了基本比特型校验算法设计,在数学推导的基础上得出了其改进的比特型校验算法及单字节、半字节查表校验算法.为获得更高的校验速度,提出了一种基于块及多表的校验算法,比较了几种校验算法的ROM空间占用与校验处理速度.所设计的CRC校验程序为嵌入式系统数据的可靠传输提供了重要保证     

在CRC校验中扩展缩短码的设计与性能分析

提出了扩展缩短码的概念，分析了扩展缩短码的最小距离、不可检错误概率等的性能，比较了扩展缩短码和原缩短码性能的优劣，给出了扩展缩短码的选择原则。仿真结果表明：扩展缩短码和原缩短码具有相同的规律，码长越短，性能越好；本原多项式生成的扩展缩短码的性能基本相同；本原多项式生成的扩展缩短码性能比非本原多项式生成的扩展缩短码性能好；非线性扩展缩短码的性能比线性扩展缩短码的性能好。扩展缩短码的优点在于冗余度不变，码率高，参数选择灵活。扩展缩短码已经成功地应用到通信设备中。     

CRC编解码算法及在通信规约DNP3.0中的应用

提出了循环冗余校验（CRC）信息单元编码算法,并进行了详细的数学推导,给出了CRC的编码算法流程图.对于从低字节的低位开始计算CRC的情况,提出了2种计算CRC的方法：信息位反转法与生成多项式反转法.分析了CRC的解码算法并给出了CRC的解码算法流程图.在讨论DNP3.0中CRC程序流程图的基础上,给出在keilμV ision8.08a环境下调试通过的单片机KeilC51程序.     

基于FPGA的HDLC协议控制器

为了实现军航管制系统中雷达数据的可靠传输,根据HDLC协议的帧结构和循环冗余校验(CRC)原理,提出了一种新型的基于并行机制的HDLC协议控制器,讨论采用FPGA新技术实现 HDLC协议帧的构成、解析模块及其内部的CRC码生成、检验模块的方法.在FPGA内部采用硬件描述语言(HDL)并行设计多通道的高级数据链路控制(HDLC)协议控制器,该协议控制器有效利用FPGA的片内硬件资源,实现了并行解析和生成多通道的HDLC协议报文,提高了数据通信系统中的多通道扩展性、实时性和稳定性.     

基于One Wire Bus的CRC校验软件实现

利用OneWireBus串行传输iButton器件数据，CRC校验是必不可少的。有二种CRC校验实现方案：硬件实现和软件实现方案。软件方案中，又有几种不同的方法，软件实现节省了专门的硬件校验电路。DOWCRC用查表法速度更快，CRC16用公式法更优越，既节省存储空间又提高校验速度。     

以太网中8位并行CRC-32软核设计

研究以太网系统中帧校验序列(FCS)的并行处理方法。根据串行CRC-32编码原理,导出并行CRC-32编码算法,并且给出Verilog HDL语言设计的并行CRC-32软核。使其能够方便、灵活的应用到高速以太网系统设计中。     

数据通信中CRC方法的原理与实现

在数据通信中，广泛采用循环冗余校验（CRC）（Cyclic Redundancy Check）进行传输差错控制。本文详细介绍了循环冗余校验CRC的差错控制原理及其算法实现。     

同步动态随机存储器的控制器设计与实现

为了满足不同平台的需求,简化同步动态随机存储器(SDRAM)的控制器,采用现场可编程门阵列(FPGA)方法,给出一种SDRAM控制器设计方案。引入的仲裁机制可以用Verilog硬件描述语言编写,灵活性强,只需加以简单修改即可满足不同需求。仿真结果表明,采用基于FPGA设计的SDRAM控制器能很好完成规定读写操作。     

倒装芯片互连技术在光电子器件封装中的应用

分析了倒装芯片技术在光电子器件封装中应用时对基板和焊料的性能要求,在硅基板上设计和制作了用于激光芯片和光电探测器贴片的焊料凸点结构,并应用全自动贴片设备进行了贴片工艺试验.试验结果表明,倒装芯片技术可实现芯片与基板的高精度、高可靠性的互连,这种技术用于光收发器件的封装,可实现光电子器件的小型化和批量化生产,并能大大提高光收发模块的传输速率.     

倒装芯片互连技术在光电子器件封装中的应用

分析了倒装芯片技术在光电子器件封装中应用时对基板和焊料的性能要求,在硅基板上设计和制作了用于激光芯片和光电探测器贴片的焊料凸点结构,并应用全自动贴片设备进行了贴片工艺试验.试验结果表明,倒装芯片技术可实现芯片与基板的高精度、高可靠性的互连,这种技术用于光收发器件的封装,可实现光电子器件的小型化和批量化生产,并能大大提高光收发模块的传输速率.