基于CPLD技术的多通道编码器数据采集系统

本文提出了采用Xilinx公司生产的CPLD来对多通道旋转编码器进行数据采集的方法，着重介绍了系统的软硬件设计和驱动程序开发，以及实际应用情况，得出了用CPLD技术为多通道编码器进行数据采集这样一种切实可行的方法。     

基于CPLD和AD9248的高速采集系统的设计与实现

设计了一个基于AD9248和CPLD的高速数据采集系统,通过CPLD实现的状态机来控制AD9248的采样,同时把采样数据实时地转存到由SRAM组成的本地大容量存储器中.整个数据采集系统可实现双路信号的50M以上实时采样.     

基于CVI的多通道数据采集系统

基于计算机技术及虚拟仪器平台LabWindows/CVI开发了多通道实时数据采集系统.系统采用ACL-8112PG数据采集卡作为数据采集硬件,与单通道数据采集相比,多通道数据采集需要解决采样速度、各通道数据分离及数据分通道显示等问题.本文介绍了该多通道数据采集系统的结构、软件实现、数据的存储及历史数据浏览.该系统在实际使用过程中取得了良好的效果.     

基于DSP的多通道高速可扩展数据采集系统

文中以TI公司的TMS320LF2407A为核心处理器,CPLD为系统控制译码芯片提出了一种可扩展多通道高速A／D数据采集系统,可以实现48路或更多路通道的可扩展的高速数据采集,并介绍了基于本系统的数据处理的一些软件和硬件的设计。     

基于DSP的多通道高速可扩展数据采集系统

文中以TI公司的TMS320LF2407A为核心处理器,CPLD为系统控制译码芯片提出了一种可扩展多通道高速A/D数据采集系统,可以实现48路或更多路通道的可扩展的高速数据采集,并介绍了基于本系统的数据处理的一些软件和硬件的设计。     

基于DSP及CPLD的掘进机控制系统设计

提出了一种基于DSP及CPLD的掘进机控制系统设计方案,介绍了系统总体设计、CPLD数据采集模块及CPLD逻辑控制模块的设计。该系统采用CPLD实现数据采集,在AD采样环节节省DSP等待时间12μs,25路模拟信号每个采样周期节省300μs;采用CPLD代替标准逻辑器件实现各种逻辑功能,简化了硬件电路的设计,提高了控制系统集成度。实际应用表明,该系统能够满足掘进机正常生产的要求,具有较强的实时性和较高的可靠性。     

基于USB的高速并行数据采集系统的设计与实现

介绍了一种基于USB总线的高速并行数据采集系统的设计方案及实现方法.系统每个采样通道模块均由一组独立的A/D和双端RAM组成,多个采样通道模块组成多通道全并行采集系统;采用Xilinx公司的复杂可编程逻辑器件(CPLD)XC95144XL为控制核心,CY7C68013为USB控制器,异步双端RAM为数据缓冲区,结合A/D采样模块组成三级流水线结构,使数据采集、数据缓冲、数据传输等操作并行执行,达到了高速、并行的数据采集和传输要求.详细描述了此设计方案的硬件和软件实现,实验表明该系统具有高速、实时、性价比高等特点.     

微弱信号的高精度数据采集系统

针对加速度计输出信号微弱的特点,提出了一种基于TMS320F28335、CPLD以及AD7760的高精度数据采集系统设计．加速度计的输出信号经过信号调理电路后进入24位精度AD7760完成模数转换,DSPTMS320F28335作为主控制器,辅以CPLD完成对AD7760转换数据的读取操作,并将数据通过串口发送到上位机．详细介绍了系统的硬件电路设计,包括信号调理电路以及ADC、CPLD、DSP之间的接口电路设计,并介绍了系统的软件设计．实验结果表明,设计的数据采集系统能够完成微弱信号的数据采集任务．     

阵列多通道同步采集系统与多处理器结构的数据采集方法实现

多通道同步采集系统是阵列信号处理系统中的重要环节。分别采用THS1207与AD7864和FPGA两种不同的ADC采样模块,与ADSP-TS101的多处理器结构连接,实现了两种多通道同步采集和数据实时传输系统。实验结果表明,两种数据采集系统都具有良好的数据相位一致性,并且通道选择灵活,系统控制简单。系统具有良好的通用性和稳定性,实现了阵列信号处理算法的实时处理。     

基于USB的多路数据采集器

提出了一种基于USB的多路数据采集系统的设计方法。该系统利用ARM＋FPGA＋AD7656的系统组合实现16路通道信号同步采样,其中FPGA完成对A／D转换的逻辑控制,使用ARM7处理器对A／D转换数据进行处理,再通过USB接口与计算机进行数据通信。测试结果表明,基于FPGA与ARM的多通道数据采集系统结构简单盛制方便...