一种FPGA配置文件压缩算法

基于现场可编程门阵列(FPGA)的可重构系统具有高性能和高灵活性,但随着FPGA规模的不断扩大,配置文件规模相应增加,导致可重构计算时间过长。该文提出一种FPGA配置文件压缩算法VLZW,降低了对片外存储器的容量要求,通过减少每次重构传送的配置数据缩短了系统重构时间。     

基于FPGA的可重构水果分拣系统设计

针对当前水果分拣系统存在灵活性低、运行速度慢、资源利用率低的问题,采用现场可编程逻辑门阵列(Field Progranunable Gate Array,FPGA)设计了一款可重构水果分拣系统。系统主要分为水果分级子系统和机械手抓取子系统,结合水果颜色与形态特征实现水果精准分级与定位,通过异步串口通信协议(Universal Asynchronous Receiver Transmitter,UART)传输坐标信息,经逆运动学算法解算,由六轴机械臂实现实时分拣腐烂水果,再判定完好水果进行水果品质。经测定,该分拣系统可移植性高、运行速度快、资源利用率高,在水果分拣领域具有较高的应用价值。     

基于FPGA的立方星可重构星载处理系统研究

为了以最小代价提高立方星可重构星载计算机的可靠性,提出了一种基于FPGA的立方星可重构星载处理系统架构。首先,在对国内外微纳卫星星载计算机设计特点进行分析的基础上,分别采用基于SRAM架构和基于Flash架构的FPGA作为核心处理模块与外部表决接口模块,兼顾了系统的运算速度与可靠性。其次,针对可重构星载处理系统中所涉及的可重构策略、在线重构技术以及系统同步技术进行了详细设计。最终,基于所设计硬件系统上进行的测试以及在轨的实测数据验证了该架构的可靠性和有效性。     

基于FPGA的可重构系统的应用

基于FPGA的可重构系统的出现,引发了计算和数字逻辑样式的变革。作为逻辑仿真系统,它的仿真速度比软件仿真要快数个量级;作为用户计算机,它在多种类型的应用实现中获得高效率的系统性能;作为多模式系统,它节省了硬件开支,并提供了真正意义上的通用硬件。     

基于FPGA的线阵CCD相机控制系统设计

提出了一种基于FPGA的CCD相机采样率控制系统,该系统能改善线阵CCD相机采样的均匀性,使成像质量得到提高。     

FPGA芯片内部可重构配置系统设计

设计了可以配置单个逻辑阵列的FPGA芯片内部配置系统结构,提出了可重构配置的电路结构。在现有FPGA芯片结构的基础上,设计了可以根据实际需要有针对性地调整配置操作的系统以及相关的通信协议,使得调试开发过程中的操作时间尽可能缩短。     

可重构加密引擎设计及FPGA实现

针对网络安全加密系统中安全能力弱、开发成本高和实时能力差等问题,提出了一种基于FPGA的可重构加密引擎的设计方案,在详细论述了该加密引擎的总体设计结构的基础上,分析了FPGA实现中关键技术的解决方法。通过实验仿真表明：该引擎可以有效地提高FPGA器件的可重构性能,可重构资源比可以达到0.78,因此,该引擎在今后的嵌入式安全产品开发方面具有很好的速度和可重构应用前景。     

基于FPGA的双CPU容错控制器设计

基于冗余容错思想,设计基于现场可编程门阵列的双CPU容错控制器。该容错控制器在故障情况下可通过回溯重载进行故障判定和系统性能恢复,控制器控制律在传感器失效时能进行自我重构。仿真结果表明,该容错控制器通过冗余CPU的切换和控制律的重构实现了系统故障情况下的容错纠错功能。     

基于FPGA的AES加/解密算法的可重构设计

高级加密标准(AES)的传统实现方法是对加/解密算法进行单独设计,占用了过多的硬件资源。该文在分析AES加/解密算法机理的基础上,介绍了算法各模块的设计方法,通过分析提取了加/解密算法之间存在的共性,给出算法的可重构设计实例。通过FPGA仿真验证,该方案与传统设计方案相比,减少了资源的消耗。     

共轭梯度求解器的FPGA设计与实现

针对共轭梯度(CG)迭代算法软件执行效率低、实时性差的缺点,提出一种基于现场可编程逻辑门阵列(FPGA)平台的CG迭代求解器。设计采用软硬件结合的方式构建整个系统,CG协处理器执行CG迭代算法中计算量大、控制简单的代码,以达到硬件加速的目的。控制复杂、计算量较少的代码则依旧在微处理上执行。设计采用行交错数据流,使得整个系统完全无停顿的运行,提高了计算性能。实验结果表明,与软件执行相比,硬件CG协处理器可以获得最高5.7倍的性能加速。     

基于DSP和FPGA的数字化接收机系统设计

该文研究如何采用DSP＋FPGA结构和软件无线电的算法来建立一个数字化接收机系统。结合这两种芯片各自的优点,设计出具有运算速度快,稳定性好且实时性高的数字接收机系统。实践表明,该体系结构的效率明显高于传统的模拟接收机。     

基于FPGA与DSP的数字下变频技术实现

本文通过FPGA器件与DSP器件协同工作的模式来实现数字下变频（DDC）,完成了工程实现,给出了在特定输入信号下的DDC输出结果。在设计初期阶段,利用Matlab设计系统整体方案并完成模块划分,还对模块建模及优化。FPGA器件采用Xilinx公司Spartan-3ADSP系列的XC3SD3400A,而DSP器件则采用TI公司的TMS320C6416T。     

FMM能效分析及其ASIC可行性评估

对快速多极方法(FMM)进行研究,分析其关键计算任务,并在CPU与DSP上进行验证,得出FMM在不同平台上性能和功耗的量化分析结果,给出基于FMM的多核DSP可重构ASIC结构模型。以可重构硬件FPGA为例,对该模型进行预测,结果证明其在涉及大规模浮点计算时具有一定的能效优势。     

基于软件无线电平台的信道模拟技术实现

信道模拟技术的研究与实现对无线通信系统的开发具有重要意义;在研究现有信道模型的基础上,提出了基于DSP＋FPGA平台的信道模拟技术。将复杂的信道模型算法置于计算功能强大的DSP中来实现;利用FPGA控制时序和DDR存储;通过AD9952提供FPGA工作时钟,同时控制输出信号读取时钟;由AD9777完成输出信号的数模转换。模拟了瑞利（Rayleigh）、莱斯（Ricean）N种信道。     

一种实时倾斜跟踪处理机设计

针对自适应光学系统中的倾斜跟踪回路,设计了以TMS320C6701数字信号处理器和XC2V1500现场可编程门阵列为核心处理器、基于PCI 总线的新型实时倾斜跟踪处理机平台。阐述了该平台的基本组成,根据点目标介绍了质心跟踪算法的软件实现。实验结果表明,该平台能满足倾斜跟踪回路的实时性要求。     

全数字变速率MSK调制信号的研究与实现

最小频移键控（MSK—Minimum Frequency Shift Keying）是二进制频移键控（BINFSK—Binary Frequency Shift Kev—ing）的一种特殊形式,由于这种调制方式具有频带利用率高、带外辐射较小的优点,因此它在数字通信系统中已得到了广泛的应用。本文简要介绍了MSK信号的产生...     

基于DSP和FPGA的网络转换网关

以高性能的DSP+FPGA作为核心处理芯片构成硬件平台,开发了一种实时性强的现场总线NCUC-Bus与以太网转换的嵌入式网络转换网关。该网关在网络的物理层和数据链路层完成协议转换,解决了现场总线和以太网无法实现直接通信的问题。通过实验证明,该设计的可行性和有效性达到设计要求。     

多通道GPS卫星信号仿真器设计与实现

立足于GPS卫星信号仿真技术,提出了基于DSP+FPGA的多通道GPS卫星信号仿真器硬件设计方案,概略介绍了硬件系统的基本架构,详细给出了基于此上的软件结构和程序流程,最后通过实验验证了该方案的可行性。实验结果表明,该方案设计的GPS仿真器信号逼真度高、可编程性强、使用灵活,并具有一定的动态性能,为GPS接收机的性能检测提供了有益的支持。     

FPGA测试技术及ATE实现

随着FPGA的规模和复杂性的增加,测试显得尤为重要。介绍了SRAM型FPGA的结构概况及FPGA的测试方法,以Xilinx公司的spartan3系列芯片为例,利用检测可编程逻辑资源的多逻辑单元（CLB）混合故障的测试方法,阐述了如何在自动测试系统（ATE）上实现FPGA的在线配置以及功能和参数测试,为FPGA面向应用的测试提供了一种可行的方法。     

TMS320C6713B在船用捷联惯导系统中的应用

为了满足船用激光陀螺惯导系统的应用需要,设计基于DSP芯片TMS320C6713B和FPGA的导航计算机系统,FPGA实现对激光陀螺和加速度计输出信号的计数,完成DSP与外部的通信。该系统具有以TMS320C6713B为核心的单CPU结构,可以进行64位精度运算且运算速度快,能满足实时性要求。