嵌入式软件在高速CCSDS复接/分接设备的应用

给出一个符合CCSDS标准的高速复接/分接设备的软件设计方案.该设备可以将来自不同信源的数据按虚拟信道的概念进行实时复接和分路,实现了TCP/IP协议和CCSDS标准之间的相互转换.介绍了该设备的软件开发技术数据复接、数据分接及帧同步.     

基于CPLD的数字语音通信复接/分接模块的设计实现

介绍了，在数字语音通信中，利用在系统可编程技术和复杂可编程逻辑器件CPLD，实现了数字语音的复接和分接；对于其中的单稳态电路的数字化和数字锁相环提取位同步信号也进行了详细的设计说明。实际应用结果表明，系统工作稳定可靠，设计是成功的。     

SDH中E1接口数字分接复用器的VHDL设计及FPGA实现

介绍了SDH系统中的接口电路--数字分接复用器的VHDL设计及FPGA实现。该分接复用器电路用纯数字同步方式实现,可完成SDH系统接口电路中7路（可扩展为N路）E1数据流的分接和复用。该设计显示了用高级硬件描述语言VHDL及状态转移图作为输入法的新型电路设计方法的优越性。     

基于FPGA的异步数字复接系统

针对数字通信中业务量越来越大、业务种类越来越多等特点,提出了不同速率的码流进行异步数字复接的一种方法,以实现信息的综合、实时、可靠传输;利用数字复接技术,提出了异步复接系统的设计方案,并详细探讨了系统FPGA实现方法;通过帧同步的前、后方保护设计,有效地减小了假同步和漏同步概率,增强了系统的稳定性;仿真和硬件测试结果表明,该系统可靠性强,可扩展性好,且有效地解决了采用普通电路实现时布板面积大、电路复杂等难题.     

基于软件的智能零次群复接技术

介绍了采用软件技术实现零次群复接的方法,讨论了使用软件指针进行速率调整和异步/同步转换的原理和特点,最后给出了具体实现方案。     

基于FPGA的数字复接器的设计

本文提出了基于FPGA技术实现数字复接系统的设计方案。并介绍了有代表性的较简单的四路同步复接器系统总体设计。硬件电路调试证明，该方案是行之有效的。     

基于FPGA的串行信号复接设计

利用FPGA芯片和VHDL语言,设计了将四路低速的RS-232串行异步信号复接成一路64k同步信号的通信系统,以便进行远距离传输.     

中速数字(IDR)通信

本文介绍了目前卫星通信网络中主要通信方式之一——中速数字(IDR)通信技术。着重介绍了各次群的复接方式,简单地介绍了数字倍增及多址技术。     

同步数字复接的设计及其FPGA实现

在简要介绍同步数字复接基本原理的基础上,采用VHDL语言对同步数字复接各组成模块进行了设计,并在ISE集成环境下进行了设计描述、综合、布局布线及时序仿真,取得了正确的设计结果,同时利用中小容量的FPGA实现了同步数字复接功能。     

自适应高速MPEG数据的复接/解复接系统研究

在无线数据广播和通信系统中，为了充分利用主链路带宽，提高通信主信道的利用率，通常使用复接技术。如何适应数据源的速率变化是复接技术的关键问题，本文介绍一种自适应复接技术的设计方法及其实现。     

数字复接系统中数据通信软件的设计

当对多路不同速率的数据进行动态复接时,各数据支路的速率及信息格式必须与复接部分适配。本文在VC++6.0的开发环境中利用Win32的重叠I/O操作和多线程特性,并应用ZMODEM协议,设计了适用于复接系统的高效数据通信软件。     

基于FPGA的同步数字复接系统设计与实现

现代数字通信中为了扩大信息的传输容量并提高信道的利用率,往往采用数字复接技术;文章提出了一种基于FPGA实现同步数字复接系统的设计方案,该方案在帧同步检测的关键部分采取前方保护和后方保护的措施,很大程度上提高了系统的抗干扰能力,并采用Verilog HDL硬件描述语言完成系统各组成模块的描述,最后在Quartus II集成环境下进行了系统的综合、布局布线及时序仿真;仿真结果验证了输入输出的逻辑关系,实现了数字复接系统的模块化设计,功能稳定可靠。     

ICL232单电源双 RS-232发送/接收器及其应用

本文就单电源供电的双RS-232发送/接收器接集成电路芯片ICL232,介绍其有关特性和典型接口电路。该器件在单片微机的开发应用中,可以获得广泛的使用。     

STANAG7023标准介绍与应用研究

STANAG 7023标准是一种军事领域使用的数据复接标准,用于处理文字与图像信息。这一标准通过添加分类标识、时间戳、校验码等冗余信息将信息复接数据包,再将数据包排列为数据段,最后将数据段排列成数据记录,完成复接的功能。在实际使用中,这一标准的缺点是针对辅助信息的复接效率非常低。选取平均长度为28字节的五种常用的信息做复接时,复接效率不足15%。针对这一缺陷,本文利用定长帧与变长帧结合的思想,改进复接方案,将辅助信息复接效率提高到48.3%,提高了信息的复接效率。     

新一代声码器Q4401及其应用

论文介绍了单片可调速率声码器Q4401的工作原理及特点;给出了一个以Q4401和高速单片机为核心的数据话音复接系统;分析了通过采用数据复接技术,利用一个通用调制解调器,实现在同一条模拟电话线上语音和数据的同时传输。     

基于Verilog语言的帧同步的实现

现代数字通信中往往采用数字复接技术扩大信息的传输容量并提高信道利用率。帧同步是数字复接系统中的重要部分。本文采用Verilog硬件描述语言给出了帧同步的提取方法,同时在Altera公司的QuartusⅡ5.1软件下进行了编译和仿真,成功地提取出了帧同步头和有效的输入数据。     

压电传感器与前置放大器的配接

从提高传感器和测量电路的灵敏度出发,根据压电传感器压电元件串联和并联2种连接方式,电压放大器和电荷放大器2种前置电路的特点,对压电传感器与前置电路如何配接进行研究。提出了压电元件串联应配接电压放大器,压电元件并联应配接电荷放大器。当压电传感器与测量电路之间的距离较远时,宜采用后一种方式。此方法具有实际的指导意义。     

利用信源残留冗余实现高容错数字分接

正确的数字分接是PDH数字群路信号信息还原的前提。在高误码信道环境下,为实现可靠通信,提出了利用信源残留冗余来实现高容错数字同步分接的改进算法。算法通过挖掘PDH数据最底层的PCM信号中所残留的冗余,根据码速调整对PCM残留冗余的影响,来增强码速恢复的判断依据。实验的仿真结果显示算法较为彻底地解决了群路分接的滑帧问题,在容错性和准确性上比ITU推荐的多数判决法有显著提高,且较低的计算复杂性使其易于用软硬件实现。由于揭示的规律在大容量PDH通信中是普遍存在的,因此提出的算法具有很大的实用性。     

高可靠低成本单相复费率电能表的设计

介绍了PIC16F946单片机的主要特点和性能,分析了采用该芯片在减少了外围电路,降低成本和功耗,提高精度、实时性和可靠性方面的优势．着重阐述了用该芯片实现单相复费率电能表的软、硬件设计方案。分析了为了提高该电能表的抗干扰性而在软硬件设计方面所采取的措施。     

通信电缆端子压接质量精密检测方法与电路设计

采用快速检测仪器检验电缆端子压接等效电阻RT时,可能出现超出标准值13.4Ω以下时仍被判定为合格品的风险,导致检验误判。为此,通过对通信电缆端子压接的等效电阻分析,设计了应用单片机控制的精密检测电路和相关程序,应用效果证明能够满足企业进行批量电缆端子压接质量检验要求。