基于COTS处理器的微小卫星软件容错策略研究

为解决基于COTS处理器的现代微小卫星系统的软件容错问题,提出了基于虚拟寄存器的软件加固技术(SHVR),它把运行在COTS处理器上的软件故障分为数据流错误和控制流错误,设计了一套虚拟寄存器分配方法来突破现有的只能采用高级语言源程序作为输入的限制,提出了基于虚拟寄存器的数据流和控制流错误检测算法,并在实际应用背景下对这一方案进行了优化.模拟实验和实际应用表明,这套完全基于软件技术的方案在平均付出82.6%性能代价的前提下,对随机注入故障检测率达到91.4%.该方法现已成功应用于哈工大某重大航天课题中.     

演化硬件在容错设计中的应用

本文针对使用全等功能三模块冗余(TMR)技术实现容错设计问题,阐述了通过基于FPGA的演化电路设计,将演化硬件技术与容错技术结合,实现具有自重配、自恢复能力的容错表决机制的设计实现方法.     

一种容错ATM交换机仿真分析

讨论了一种容错ATM交换机结构。在该交换机中通过提供子交换单元和扩展链路来增加冗余路径的数目，该结构可以容错多个故障，并且冗余路径的数目随着交换机级数的增加而指数增长。通过仿真的方法得到了该交换机的生存概率、容错水平和费效比3个参数，可以看出该交换机容错性能和费效比高于目前文献上可查到的容错ATM交换机。     

高大模板支架的容错优化设计研究

高大模板支架坍塌事故不断发生,人为错误是主要原因,但改错效果不理想,支架往往带错工作,迫切需要新的设计思想和技术。该文借鉴道路工程中已取得明显效果的"容错设计",将其引入模板支架的设计中,提出一种新的容错模架。在通过现场调研掌握人为错误发生规律的基础上,给出不易改正的顽固人为错误的辨识方法,研究容错结构的功能函数和安全水准,提出考虑顽固人为错误发生的优化设计方法,以消除错误的负面影响,达到安全、适用和经济的目标。算例表明,经优化后的结构,容错模架的可靠指标为3.39、用钢量节省19.5%,达到了"容错设计"的目标。     

基于FPGA的RS-232通信协议接口设计

RS-232通信协议是应用最为广泛的串行异步通信协议之一。基于Altera公司的Cyclone V系列FPGA,该文设计出一种可模拟从设备的RS-232通信接口的设计。在此基础上,针对智能电表中的计量芯片HT7017,利用FPGA模拟其内部存储寄存器,并利用该文提出的RS-232通信接口,与主设备进行数据交换。FPGA中的寄存器数据存储在SDRAM中,可通过板载的ARM监控其内部数据,防止主设备的异常通信及篡改数据等行为。     

主动式有机发光显示器的伽马校正(英文)

针对平板显示器在光电转换过程中出现的非线性关系,视频图像在处理过程中引入了伽马校正。本文提出了一种关于0.5英寸主动式有机发光显示器SVGA050D的伽马校正方法。该方法根据查找表的对应关系,采用PIC单片机作为主控芯片,通过串行总线通信配置显示器和解码芯片等内部寄存器生成查找表的方式,实现了输入为VGA或复合视频信号的伽马校正。经实验验证,校正功能得到了有效的实现,视频图像的质量明显改进。     

面向事务处理的容错计算机系统结构设计与实现

提出了一种面向事务处理的容错计算机体系结构,设计了基于三模冗余的仲裁器和仲裁算法。在集群中,利用中心结点故障检测机制,采用仲裁器得到了一个逻辑上高可靠的管理态结点,通过该结点可以实现系统快速故障诊断和故障恢复。实验结果表明：节点间故障检测时间小于2s,故障节点切换时间小于5s,该系统的故障检测、故障节点切换可以满足事务处理系统对可靠性的要求。     

多路激光跟踪干涉仪坐标测量系统的容错设计

介绍容错设计思想在由多路激光干涉仪构成的柔性坐标测量系统中的应用。由于采用了硬件冗余、软件冗余等技术，不但使该测量系统具有自我标定的能力，而且可恢复因测量过程中“丢光”现象而造成的干涉仪丢失的测量数据。并用三路单轴跟踪系统实现了二维坐标测量。     

基于自适应时序匹配的低延迟寄存器堆

指出半导体工艺与晶体管特性参数的随机波动随着芯片特征尺寸不断减小越来越大,传统的基于预匹配的寄存器堆设计方法必须通过增大匹配裕量来保证读写操作的可靠性,为了克服制约寄存器堆性能提升的这一关键因素,提出了一种基于自适应时序匹配的低功耗寄存器堆电路结构。该结构通过对多端口寄存器堆的访存时序进行自适应匹配与调优,达到减小寄存器堆访问延时、降低功耗以及提高芯片工艺敏感度的目的。电路及版图仿真结果显示:基于该方法实现的3读2写32×64 bit寄存器堆,在SMIC 40nm工艺条件下,芯片面积为135.5μm×65.1μm,访存延迟为357ps,相比于传统的Chain Delay匹配技术,延迟减小22%,功耗降低35%。     

预应力陶瓷组合结构的抗侵彻性能研究

为了满足陶瓷防护结构的轻量化、高韧性的要求，需要采用新型复合结构来提高其在抗侵彻过程中的能量耗散效率。设计了一种预应力型陶瓷组合结构，即应用弹簧施加预应力，将陶瓷、金属边框组合成防护基元，组合防护基元形成预应力陶瓷组合结构。由于进行相关试验比较困难，该文章使用ABAQUS软件进行建模和数值模拟分析。基于量纲分析方法设计了5种速度、5种预应力下组合结构的侵彻数值计算方案，研究预应力对于该组合结构抗侵彻性能的影响规律。结果表明：随着预应力的增加，子弹的残余速度逐渐减小，新型防护结构的抗侵彻性能逐渐提升；并分析了惯性效应、强度效应、变形特性以及预应力相关的无量纲参量的影响规律，提出了该结构在高速冲击下残余速度的表达式。该研究中预应力的引入对新型陶瓷防护结构抗侵彻性能的设计具有较好的参考意义。     

在DDS中波形存储表设计的实现方法

基于FPGA器件的DDS设计实现中的一个核心部分就是波形存储表的设计.首先采用LPM_ROM和VHDL选择语句这两种方法进行波形存储表的设计和比较分析;然后考虑到硬件资源的有限性及DDS的精度要求,对这两种方法的程序进行了优化;最后对这两种方法设计的程序进行仿真和硬件调试.结果表明:采用这两种方法都能有效地实现DDS中波形存储表的设计.     

广播电视UPS电源可靠性与容错率的设计

该文简单说明了广播电视UPS电源及其设计依据,并对M(N+1)冗余、2N双母线冗余以及N+1并联冗余这些常见的UPS系统配置方案进行重点阐述。同时,对蓄电池容量的计算方法进行了全面分析,旨在提升广播电视UPS电源可靠性与容错率在设计方面提供参考与建议。     

一种新的高清数字电影播放系统的高速缓存和音视频同步设计

基于FPGA和专用解码芯片结构,实现了一种符合DCI规范的2K高清数字电影播放系统.针对高清数字电影码流数据量大、传输速率高的特点,设计了一种采用乒乓结构和基于目录表的动态内存管理策略的高性能缓存系统,以及一种基于高速缓存和帧查找表的音视频同步方法,整套系统简单高效,便于VLSI硬件实现.实验结果表明,此系统可以流畅播放350Mbps码率的数字电影,并且连续播放3个小时,音视频失同步可控制在20ms之内,满足数字电影规范的要求.     

测量电阻法、测量波形法在电子仪器修理中的应用

一、测量电阻法用三用表的电阻档来检查电子仪器电路中的元器件和有关电路的对地电阻,是查找仪器故障的有效方法之一。对电路中的虚焊、电位器滑动接点接触不良以及电感线圈等的断路或短路故障,通过这种方法也能发现。对接触电阻或通路电阻的测量,应使用三用表中电阻档     

利用径向和环向分布特征的星图识别方法

提出一种基于径向和环向特征的全天自主星图识别方法。该方法利用具有旋转不变性的径向特征作初始匹配,而以环向特征作后续匹配,并用FOV约束进一步剔除冗余匹配。为了加快匹配搜索的速度,采用查找表的方式构建径向模式库。为使观测星图中尽可能多的星找到其对应匹配星,引入了验证识别环节。仿真实验表明,该方法在较高位置噪声水平下(噪声方差为1pixel)仍能达到97.57%的识别率,比同实验条件下的栅格算法提高3%。与传统的方法相比,该方法具有较快的识别速度(18ms)和较小的存储空间(0.344Mb)。     

FPGA在高性能数据采集系统中的应用

设计了以FPGA(现场可编程门阵列)为核心逻辑控制模块的高性能数据采集系统,该系统除了可完成24路最大采样频率为100kHz(精度16位)的模拟信号采集和8路宽范围频率信号采集,还具有较强的数字信号处理能力和一定的容错、自检功能。FPGA模块采用VHDL语言设计,在MAX PLUSII集成环境中进行软件设计和系统仿真,本文给出了FPGA主要功能模块的仿真图形。     

基于FPGA的网络通讯流量模糊控制器的实现

提出了一种基于FPGA的网络通讯流量模糊控制器的实现方法.根据一个基于缓冲管理模式和模 糊逻辑的网络通讯流量模糊控制器模型,提出了系统总体实现结构和模糊化、模糊推理和去模糊化模块的实现方法,给出了Verilog HDL程序实现结果,包括功能仿真结果、逻辑资源消耗和系统最高时钟频率.为了提高系统的处理速度,系统结构设计中...     

应用于谐振式光学陀螺的数字低通滤波器设计

为了提高谐振式光学陀螺(Resonant optic gyro,ROG)数字检测系统的信噪比,消除解调曲线中的高频噪声,降低FPGA资源占有率,提出并设计了一种惯性数字低通滤波器.该滤波器能够满足ROG数字检测系统在40 MHz的高采样率下,低通截止频率连续,阶数可调,FPGA内部消耗资源少的要求.理论分析了惯性滤波器的函数模型,给出了该滤波器的数字实现过程,仿真并测试了截止频率为194.38 Hz,0.189Hz下的幅频和相频曲线.实验表明:设计的数字滤波器幅频、相频特性优良,FPGA资源占用率仅为0.09%,阶数及截止频率调节简便,满足了数字锁相放大器内低通滤波器的设计要求.     

离散小波变换一维结构的优化设计

提出了一种新的基于并行的(6,10)小波变换的提升算法及其一维结构的优化设计。利用并行的提升方案实现了小波变换各提升步中乘法运算的并行计算,达到了有效缩短其结构关键路径的目的;运用并行的提升技术构造了一种前向和逆向小波变换的统一形式,从而给出了一种有效的小波前向和逆向变换的可配置结构。采用重调度技术进一步优化了小波变换的一维结构,在关键路径的约束条件下有效节省了硬件资源。采用Altera的FPGA器件EP1S25F1020C6对设计的VerilogHDL模型进行了逻辑综合。综合结果显示,新结构的关键路径、占用逻辑单元和触发器单元比同类设计分别减少了约14.2%,7.8%和12.5%,有效提高了系统的工作频率和降低了系统的硬件资源需求。     

基于FPGA的逻辑分析仪

逻辑分析仪用于涉及大量信号或复杂的触发器要求的数字测量,但是以往的独立式逻辑分析仪不仅结构复杂,而且价格昂贵。文章介绍了一种基于FPGA的逻辑分析仪,阐述了逻辑分析仪的硬件电路设计和软件设计部分。该逻辑分析仪通过液晶显示屏显示,它既可以和设计任务集成在一起,作为设计的一部分,对被测信号的时序逻辑进行分析和测试,也可以单独作为简易逻辑分析仪使用。本设计采用Altera公司的Cyclone IV E芯片EP4CE15F17C8作为硬件平台,QuartusⅡ与NiosⅡ为软件平台,用Verilog语言设计了一个逻辑分析仪。