TMS320C54X DSP软件实现UART技术

基于目前TMS320C54X高速DSP芯片缺少UART标准接口,与带UART的外设直接进行异步通信比较困难的问题.介绍了一种用软件模拟实现UART方法,该方案采用最少的外部硬件电路,简单方便,灵活可靠;根据实际经验,给出了利用示波器观察UART收发数据的波形,并根据观察的结果,提出了对UART进行调试的两种方法.     

基于FPGA的通用异步收发机的设计

阐述了通用异步收发机（UART）异步串行通信原理,介绍了实现UART异步串行通信的硬件接口电路及各部分硬件模块,同时还介绍了用硬件描述语言Verilog来开发UART通信接口电路模块的方法.研究基于Verilog语言,结合有限状态机的设计方法来实现UART,将其核心功能集成到现场可编程门阵列（FPGA）上,使其整体设计紧凑、小巧,实现的UART功能稳定、可靠;同时,与其他设计方法相比较,利用有限状态机的方法具有结构模式直观简单,设计流程短,程序层次分明,易综合,可靠性高等优点,这种方法必将在电子设计自动化（EDA）技术中发挥重要作用.     

基于FPGA的UART模块设计与实现

介绍了UART的基本特点，提出了一种UART收发器的FPGA实现方法，实现了FPGA与其他数字系统的直接通信，测试结果表明用该UART模块实现的串行通信高速、稳定、可靠．     

混沌序列变换成均匀伪随机序列的普适算法的FPGA实现

针对现有的PRNG的均匀性差的特性,文献[1]提出了一种将混沌序列变换成均匀伪随机序列的普适算法。我们首次提出该算法的FPGA实现方案,方案由上位机软件、UART控制器、初值缓存器、均匀化算法实现单元、尾数序列缓存转换器组成。采用VHDL完成各模块设计,芯片选用逻辑资源为100万门的CycloneIIEP2C35F672C6,硬件电路共占6721逻辑单元,资源率20%,工作频率为50MHz。     

CPLD器件在步进电机脉冲发生器中的应用

详述了以复杂可编程逻辑器件EPM7128实现步进电机脉冲发生器的方法,并给出了基于VHDL语言描述的驱动程序和仿真波形.利用该方法可方便实现步进电机的可靠驱动.     

基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

基于VHDL设计的电路结构优化探讨

VHDL(超高速集成电路硬件描述语言)在电子设计领域中已得到了广泛应用.在应用VHDL语言进行电路设计的过程中,注重电路结构综合质量优化也显得日益重要.从VHDL语言描述方法、系统设计规划和逻辑函数变换的角度,分析了VHDL设计中容易引起电路复杂化的原因,并提出了相应的解决方案.     

基于FPGA和UART的乐曲演奏系统设计

采用UART串口通信协议,借助硬件描述语言Verilog和Quartus开发工具,设计了一款基于FPGA的简易乐曲演奏系统.首先根据系统的总体功能要求,进行系统级设计; 然后结合UART通信协议和乐曲演奏原理,分别设计了UART串口接收模块和乐曲演奏模块,并通过嵌入式逻辑分析仪SignalTap II验证了设计方案的有效性; 最后采用EP4CE10F17C8N控制芯片对硬件进行调试,结果显示FPGA可成功驱动蜂鸣器演奏乐曲.该方案设计简单,便于修改和扩展,具有很好的实用性.     

基于FPGA的异步串行通讯

以ARM为控制核心,FPGA为协处理器的智能控制装置中,设计了一种基于FPGA与ARM7的双字节异步串行通讯的软硬件接口。在FPGA内部集成专用的UART模块,实现FPGA与ARM之间的通讯。采用有限状态机设计UART波特率发生器、接收器和发送器模块,并集成了奇偶校验功能。给出了FPGA与ARM连接的电路图、UART顶层模块的电路图及其在ModelSim软件上的仿真结果。经过反复试验证明,该电路简单、可靠。     

基于VHDL的有限状态机设计方法与实现

介绍了有限状态机的设计步骤，给出了有限状态机的VHDL设计方法与实现手段，然后完成了利用VHDL实现有限状态机的一个电梯控制器实例，并给出了仿真结果。     

硬件描述语言VHDL在数字系统设计中的应用

VHDL语言作为一种新型的硬件描述语言，主要用于数字电路与系统的描述、模拟和自动设计，是当今电子设计自动化（EDA）的核心技术．文章通过四位乘法器的实例详细介绍了用VHDL语言设计数字系统的流程和方法，并通过仿真实现预定日的．结果表明，VHDL语言在数字系统设计中具有硬件描述能力强，设计方法灵活等优点，从而大大降低了数字系统设计的难度，提高了工作效率．     

数字系统的EDA方法

现代的电子电路或系统都离不开计算机辅助设计 (CAD -ComputerAidedDesign)工具的帮助 ,尤其是数字系统的描述、仿真及综合都离不开电子设计自动化技术 (EDA -ElectronicDesignAutomation)工具软件的支持。当前流行的各种EDA软件平台 ,支持VHDL语言输入功能 ,应用VHDL硬件描述语言 ,对系统采用top -down的设计方法。首先对系统功能在顶层模块上进行行为描述。然后对低层各模块进行行为描述、结构描述或混合描述。最后通过仿真及逻辑综合优化工具编译下载到可编程器件上 ,完成全部设计或综合过程。论述了高级语言VHDL的行为模块描述和结构模块描述 ,并通过一简单实例总结出混合模块的描述方法     

VHDL语言在PLD编程中的应用

可编程逻辑器件（PLD）可实现很复杂的数字系统。VHDL语言能方便地进行数字系统描述，而且能使逻辑综合产生更大的设计密度。介绍了VHDL语言的程序结构、描述方式、特点，提出用VHDL语言设计PLD的流程。应用实例说明了利用VHDL语言可大大降低复杂PLD系统设计的难度，提高工作效率。     

基于EDA技术的数字系统的系统综合方法探讨

利用在系统可编程逻辑器件CPLD和FPGA芯片进行数字系统设计时,采用不同的设计算法,对芯片资源的利用率会有不同的结果;因此,用VHDL源代码进行数字系统的设计实现时,为提高芯片资源的利用率,降低功耗,从设计开始就必须考虑一种适合于VHDL源代码综合和能够优化利用所选用芯片资源的设计算法;将系统按功能划分、按多进程进行算法描述,用VHDL源代码描述和综合,最后通过网表文件可得到综合结果;经综合结果分析,可找出一种最优的芯片内逻辑门阵列、寄存器、函数发生器、加法器、存储器和快速进位逻辑等资源的合理使用,使数字系统响应速度尽可能的快,功耗尽可能的低。     

基于FPGA的数字式抢答综合仪的设计与研究

传统的数字式抢答综合仪多数由单片机或集成数字芯片来实现,文中介绍了基于VHDL硬件描述语言进行数字式抢答综合仪设计的一般思路和方法。选择Altera公司低功耗、低成本、高性能的FPGA芯片,采用quar-tusⅡ8.1开发工具进行了程序的编译和功能仿真。最后给出了部分VHDL源程序和仿真结果,仿真结果表明该系统的设计方...     

可编程逻辑器件在抢答器电路设计中的应用

针对实际应用的需要，利用可编程逻辑器件设计了抢答器.该抢答器单元电路的软件设计分别利用原理图设计、硬件描述语言设计完成.设计了控制主电路、数字显示电路、倒计时显示、违犯规定电路、编码译码电路功能，并利用美国Altera公司的MAX PLUSII工具软件完成了编译仿真验证；硬件选择Altera的MAX74000S系列的EPM7128LC84 15芯片来实现抢答器的系统功能.该抢答器具有很强的功能扩充性，应用效果良好.     

基于VHDL语言的交通灯控制器设计

传统的交通灯控制器多数由单片机或PLC来实现,文中介绍了基于VHDL硬件描述语言进行交通灯控制器设计的一般思路和方法。选择XILINX公司低功耗、低成本、高性能的FPGA芯片,采用ISE5.X和MODELSIMSE 6.0开发工具进行了程序的编译和功能仿真。最后给出了交通灯控制器的部分VHDL源程序和仿真结果,仿真结果表明该系统的设计方案正确。