ARM+FPGA的双模导航接收机硬件平台设计

卫星导航系统能够为广大用户提供全天时、全天候、高精度的导航、定位和授时服务.本文介绍一种基于ARM+FPGA架构的GPS/BDS双模导航接收机的设计方法.该设计分为3部分:射频部分电路设计、FPGA部分电路设计和ARM电路设计.其中,射频部分主要完成GPS/L1频点、BD2/B1以及B3频点卫星信号的下变频及采样.FPGA部分做信号处理,ARM负责信息处理.经过测试,此设计是可行的,能够达到导航接收机对于定位和授时精度的要求.     

一种ARM+DSP协作架构的FPGA验证实现

介绍了以ARM+DSP体系结构为基础的FPGA实现。在其上验证应用算法,实现了由ARM负责对整个程序的控制,由DSP负责对整个程序的计算,最大程度地同时发挥了ARM和DSP的各自优势。     

基于ARM处理器的运动控制器的设计与实现

针对传统的运动控制器二次开发难、成本高、功能单一等缺点,设计了基于网络接口的运动控制器,该运动控制器集灯源、光栅尺计数和运动控制于一体,采用ARM+ FPGA的结构,FPGA对光栅尺信号进行处理及完成运动控制规划,ARM上运行Linux操作系统,实现对灯源的控制,负责与FPGA的总线通信以及与PC的网络通信.该控制器适合二次开发,且大大降低了成本.该运动控制器主要应用于影像测量系统中,实验已经证明该设计的可行性.     

一种ARM+FPGA架构信号处理系统的软件防破解方案

嵌入式技术蓬勃发展的今天,关乎电子系统软件产权的安全防破解性能越来越重要了。本文针对一种ARM+FPGA架构信号处理系统,提出了一种低成本、简单易行的软件防破解方案。通过加密字节加密、程序分散加载以及ARM芯片与FPGA芯片加密握手三步使信号处理系统的软件破解难度得到了巨大的提升。     

基于FPGA和ARM的现场总线设备

根据现场总线的特点,提出一种基于现场可编程逻辑门阵列(FPGA)和高级精简指令集机器(ARM)的现场总线设备设计框架。FPGA负责完成协议栈链路下层逻辑和物理线路控制逻辑,该部分功能有严格的时延限制,ARM负责完成协议栈链路上层逻辑和网络层以上所有层逻辑,该部分功能有稍微宽松的时延限制。实验结果表明,该设计框架能够满足通信、互联和实时性要求。     

ARM+FPGA的实时数据采集系统设计

研究设计了基于ARM+FPGA的实时数据采集的嵌入式平台,采用FPGA完成高速数据采集,通过ARM对FPGA进行管理控制.解决了测量仪器中高速数据采集与处理速度不匹配的问题以及Linux系统下中断的产生.通过ARM的高级外围总线实现了ARM与FPGA在测量仪器上的接口以及Linux系统下FPGA设备的驱动程序开发.     

传感器数据并行实时采集监控系统的设计

本文设计实现了一种基于FPGA的并行传感器数据实时采集系统,可以高性能、低成本的实现多达64路串行总线并行工作的数据实时采集、监控。基于ARM和FPGA的设计框架,尤其是FPGA的模块化设计大大提升了系统的灵活度和实时性。同时软件接口设计上的创新,进一步提升了系统的处理性能。     

基于FPGA+DSP+ARM的数据传送总线变换器设计

介绍了基于FPGA+DSP+ARM的数据传送总线变换器的整体设计及ARM、DSP和FPGA的器件选型,详细描述了ARM与DSP、DSP与FPGA的接口电路设计,给出了系统软件结构设计,详细描述了HPI驱动程序的实现过程.     

FPGA与ARM的GPMC总线通信接口设计

为满足数据快速、稳定的传输,同时简化硬件设计,增强设计的灵活性,本文提出了一种利用A RM自身带有的GPMC总线作为ARM与FPGA数据传输的接口方案,并详细介绍了GPMC接口原理及FPGA内部GPMC接口时序的实现.首先,FPGA内部要实现ARM处理器的GPMC接口的读写时序,从而完成ARM与FPGA的通信.其次,FPGA完成对高速信号的采集以及存储,当存储到一定量时,FPGA中断ARM处理器进行数据的读取.仿真结果表明,与以往接口相比,该接口能完成高速信号的稳定传输.     

基于ARM9的CMOS星敏感器系统设计

介绍以ARM9处理器为主控系统、采用FPGA实现CMOS图像传感器的驱动和星图预处理,实现了一种低成本的CMOS星敏感器的系统设计,可用于卫星和航天飞行器的姿态确定。     

WinCE 下ARM+FPGA 系统

ARM嵌入式单片机和FPGA逻辑电路组成的系统平台是实现仪器仪表便携式、智能化发展的重要方法。系统设计的核心为ARM对FPGA进行管理控制。通过分析ARM的外围总线和与GPIO研究,设计出FPGA通过数据总线交换数据、GPIO完成状态传递的直接连接方式,有效利用了ARM处理器的地址资源,简化了接口电路;通过研究Windows CE系统驱动程序原理和编程,设计了简化的Windows CE对数据总线和GPIO驱动过程,节省了系统资源,完成了ARM+FPG A系统的多通道数据采集系统应用开发。     

管道机器人三轴差速器性能测控系统

为了测试新研制机械自适应管道机器人的三轴差速器性能,根据测试要求,设计了基于ARM和FPGA的测试和控制系统.由ARM完成整个系统的控制和数据的存储,而FP-GA完成7路码盘信号的鉴相和计数.介绍了正交脉冲鉴相、FPGA多轴同步计数及其与ARM的接口、数据存储系统等部分的硬件电路设计.与传统的微控制器外扩专用计数芯片相...     

基于ISO18000-6C协议标准的RFID阅读器设计

为了满足市场需求,提高阅读器读写效率,提出一种基于ISO18000-6C协议标准的RFID阅读器设计方案。该阅读器基带处理部分采用ARM+FPGA组合实现,利用FPGA编解码速度快的特点并结合ARM的控制优势,使得该阅读器具有识别速度快、识别率高的特点;阅读器的射频发射电路采用两级功率放大,具备能很好地抑制噪声、保持很好的线性度、辐射功率满足要求、识别距离远的特点;阅读器的接收回路采用四路解调,可以很好地解决接收"模糊点"。     

基于ARM和FPGA的多通道信号模拟系统设计

信号模拟系统在设备测试、数据处理等领域都有重要的意义;为了解决设备测试对多通道同步信号的需求,提出了一种基于ARM和FPGA的多通道信号模拟系统设计方法,主要介绍了以FPGA为核心的模拟输出控制模块,其中采用ARM进行多任务管理,用FPGA实现时序转换和控制,FPGA的控制逻辑采用VHDL和原理图相结合的方法设计,使用FPGA提高了系统性能并简化了外围电路设计,最后给出了模拟系统的实验结果,整个设计系统可模拟输出多路0.01Hz~40MHz的任意信号,说明了这种设计方案的有效性。     

基于FPGA与ARM的多路时序控制系统设计与实现

介绍了基于FPGA与ARM7的多通道、多时间范围的同步时序控制系统,采用FPGA实现20路高精度的信号延时输出控制,通过ARM7的数据总线接口实现了ARM与FPGA的数据交互;重点介绍了系统的硬件电路设计、ARM与FPGA总线的设计和FPGA内部程序模块的设计;各通道的输出信号类型与延时时间等参数均可以通过人机接口现场配置,也可以通过上位机软件来配置;该设计可以保证各通道信号通过外触发信号为基准来进行延时输出,系统的延时时间精度小于2μs;ARM7处理器芯片采用PHILIPS公司的LPC2214,FPGA采用Altera公司Cyclone系列的EP1C12Q240;采用硬件描述语言Verilog HDL来设计延时模块,延时精度达到1μs;该系统在靶场测试中验证了其正确性和有效性。     

基于ARM+FPGA的食用花生油质量快速检测仪的设计

采用ARM+ FPGA结构给出一种高性能的便携式食用花生油质量快速分析仪的设计.将可编程片上系统应用到仪器开发中,简化系统硬件电路,提高系统设计灵活性.充分利用ARM芯片的高效控制功能结合FPGA灵活的多硬件接口模拟特性,便于携带,适合现场免化学试剂快速检测.     

基于UCOS和UCGUI的嵌入式数字示波器

提出了一种基于UCOS和UCGUI的数字存储示波器的软件时序逻辑状态机实现技术,硬件上采用FPGA ARM的结构,充分利用FPGA在逻辑控制、高速信号采集方面的优势,以及ARM核心在LCD波形刷新、人机接口以及通信协议处理的灵活性,在提高系统整体性能和可靠性的同时简化了系统的软件和硬件结构.     

基于ARM和FPGA的线阵CCD测径系统的设计

设计了一种基于ARM微处理器LPC2214与线阵CCD的在线动态测径仪,该测径仪采用FPGA实现对线阵CCD时序脉冲的驱动;以ARM微处理器为测径仪的核心,实现图像信息的处理和对整个系统的控制,保证动态、实时、准确的测量线缆直径.介绍了该仪器的基本原理,详细给出了系统硬件方案和软件流程.