二维DCT快速算法及FPGA实现

本文提出了一种二维OCT快速算法的FPGA实现结构,采用行列快速算法将二维DCT分解成两个一维DCT实现,其中一维DCT借鉴Loeffler DCT算法,采用并行的流水线结构,提高电路的数据吞吐率和运算速度,通过系数矩阵的简化和蝶形运算结构的等价减少乘法器的消耗,一维DCT核消耗16个乘法器.转置RAM采用8片双口RAM,一个时钟可以完成 8个数据读写.实验结果验证了二维DCT核设计的正确性,该电路结构消耗资源少,布线简单,功耗小,适合图像的实时处理.     

基于FPGA的二维DCT变换的实现

二维离散余弦变换(DCT)在图像处理和视频编码中起重要的作用。以MPEG 2全I帧编码为背景,在现场可编程门阵列(FPGA)上实现8×8像素的二维DCT变换。算法首先把8×8像素的二维DCT变换化简成8次一维DCT变换加上适当的蝶形运算和顺序重排操作。试验表明,方案可以只用一个一维DCT模块实现输入采样率为74.25MHz的二维DCT变换。     

一种用于实时视频处理的高速二维DCT的电路设计和实现

绝大多数的国际图像和视频压缩标准都采用DCT(离散余弦变换)进行传输编码。本文介绍了一种基于矩阵分解算法的高速实时二维DCT处理器。为了满足视频处理的实时性，整个电路设计中广泛采用了流水线技术，文中详细介绍了二维DCT处理器的电路结构，最后给出了它的FPGA实现。     

实时视频编码的二维DCT/IDCT的实现

用FPGA FLEX10130实现了二维离散余弦交换和逆变换（DCT／IDCT），结构设计采用行列分解法，乘法器采用移位求和的方法实现，并且采用流水线结构设计，提高处理核的性能，系统时钟达到33MHz，计算精度满足CCITT标准要求。     

基于FPGA和2位串行分布式算法的实时高速二维DCT/IDCT处理器研制

本文在W.Li(1991)循环斜卷积算法和分布式算法的基础上,通过软件模拟和具体硬件设计,利用FPGA完成了可用于高清晰度电视核心解码器及其它信号与信息处理系统的88二维DCT/IDCT处理器的全部电路设计工作。它采用一根信号线控制计算DCT/IDCT,其输入、输出为12位,内部数据线及内部参数均为16位。     

一种基于FPGA的二维DCT和IDCT的新算法

提出了一种新的二维DCT和IDCT的FPGA实现结构,采用行列快速算法将二维算法分解为两个一维算法实现,其中每个一维算法采用并行的流水线结构,每一个时钟处理8个数据,大大提高电路的数据吞吐率和运算速度。通过Modelsim仿真工具对该设计进行仿真,证明该算法的功能的正确性,进行一次8*8的分块二维DCT变换仅仅需要16个时钟,满足图像以及视频实时性的要求。     

二维DCT的FPGA实现

本文给出了二维离散余弦变换多项式变换算法的数字表示,并给出了在FPGA中实现二维离散余弦变换处理器的系统框图和实现流程,同时比较了这种算法与分布算法的性能,指出了这种算法在音视频和图像处理领域的广泛应用。     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法.并用FPGA硬件实现其中关键部分DCT变换.采用VHDL语言有效设计和实现DCT变换.分析与仿真结果表明:与软件实现相比.用FPGA实现水印算法具有高速实时处理的优点.因此.该设计是一种很有吸引力的硬件实现解决方案.     

DCT域数字水印算法的FPGA实现

提出一种基于DCT域的数字水印算法,并用FPGA硬件实现其中关键部分DCT变换。采用VHDL语言有效设计和实现DCT变换,分析与仿真结果表明:与软件实现相比,用FPGA实现水印算法具有高速实时处理的优点。因此,该设计是一种很有吸引力的硬件实现解决方案。     

流水线CORDIC算法的FPGA实现

坐标旋转计算机（CORDIC）算法可以将多种难以用硬件电路直接实现的复杂运算分解为统一的简单移位、加法运算,然后逐次逼近结果。这种方法很好地兼顾了精度、速度和硬件复杂度,因而在数字信号处理领域得到了广泛应用。首先简要介绍了CORDIC算法的原理,然后基于现场可编程门阵列（FPGA）实现了流水线结构的CORDIC算法,仿真结果表明,其输出误差很小,与理论值基本一致。     

二维MMSE信道估计算法研究与FPGA实现

OFDM把宽带频率选择性衰落划分为多个窄带平坦衰落,能有效地对抗衰落信道符号间干扰,广泛应用于数字电视、无线局域网以及4 G移动通信领域。信道估计作为OFDM关键技术之一,针对给定信道的最大多普勒频移、最大多径时延条件下,利用二维MMSE算法设计最优导频图案以及维纳滤波插值阶数,并且在FPGA中进行实现。与常规二维维纳滤波相比,其具有硬件复杂度低,接近理想估计性能的特点,具有一定的工程参考和应用价值。     

AES算法的FPGA优化实现

简要介绍了新一代高级加密标准AES算法（Rijndad）的设计原理，对其实现流程进行了详细阐述。以资源优化为目标，在对轮操作进行简化合并的基础上，完成了该算法加密部分的FPGA优化实现。     

基-2FFT处理器的FPGA实现

针对当前数字信号处理领域对快速傅里叶变换应用的广泛需求,在对算法原理分析的基础上,给出了8点基-2按时间抽选FFT处理器的实现方案;并在Xilinx xc3s 1500系列芯片上进行综合,通过Modelsim SE6．0对程序进行了仿真。实验结果表明,该处理器功能实现正确,并且具有较高的运算速度和精度。     

基于FPGA的DES加密算法实现

在分析DES加密算法的基础上,利用流水线技术和分时复用技术,设计了两种流水线结构和复用结构的DES加密算法电路,功能仿真正确,并以Xilinx FPGA为实现基础,结合纯组合逻辑结构,分析对比上述几种方案在速度和资源方面的优劣。其中最快一种实现方案最高时钟频率可达139 MHz,加密速度达到8.9 Gbit·s^-1     

实数二维FFT及其改进算法的FPGA实现

近些年来,一些工程对于快速傅里叶变换(FFT)的计算时间提出了更高的要求,现有的FFT实现方法已不能满足需求,从而制约了工程性能指标的提高。针对这个问题,提出了一种可并行处理FFT的二维算法以及其改进方法,并利用现场可编程门阵列(FPGA)加以实现。仿真和试验结果表明,该方法准确可靠,易于硬件实现,运算速度快,大大减小了计算FFT的时间,满足了工程需要。     

DNxHD视频编码的码率控制算法及其FPGA实现

码率控制是视频编码中的关键问题,而码率控制实质上是对给定码率要求下的率失真进行优化的问题。为了满足高速场合实时性需求,采用流水线结构,以及运算器时分复用策略,改进了DNxHD编码的码率控制算法,以使其适合在FPGA上实现。实验结果表明,该算法在FPGA上运行稳定,并有较好的码率控制效果。     

高精度数字式高斯白噪声发生器的FPGA实现

高斯随机白噪声是一种常用的信号形式,在信号分析和信号处理中具有重要价值.文中介绍了一种基于混沌映射法的高精度数字式高斯白噪声发生器的设计方案,它改进了传统的蒙特卡洛方法,利用映射函数方法实现均匀分布噪声到高斯分布噪声的快速转换,最大限度地降低运算量,是一种较理想的噪声信号产生方法.该噪声发生器可以快速产生周期长、性能稳定、噪声统计特性好的高斯宽带白噪声,具有很大的实用价值.文中给出了原理分析、系统设计及实际应用结果.     

基于CORDIC算法的QAM调制器的FPGA实现

正交振幅调制技术(QAM)作为一种频带利用率较高、误码率相对较低的调制方式,被定义为很多数字通信系统的数字传输标准.QAM调制的载波信号一般采用查找表的方法,为了达到高精度的要求,需要耗费大量的ROM资源,文中提出了一种基于流水线CORDIC的算法实现QAM调制,可有效节省硬件资源,提高运算速度,同时可以实现多制式的QAM调制.最后给出了该设计方案的仿真结果,仿真结果表明,QAM调制器能产生四种调制方式的QAM信号,性能良好,迭到设计的要求.