共查询到20条相似文献,搜索用时 453 毫秒
1.
2.
3.
4.
介绍了一种适用于高速串并转换电路(SERDES)的MUX/DEMUX,采用0.18μmCMOS工艺.数据传输速率达到10GB/s。该电路主要由锁存器、选择器和时钟分频器3个模块组成,采用1.8V电压供电.MUX和DEMUX功耗分别为132mW和64mW。 相似文献
5.
提出了一种基于连续时间积分器的高精度占空比调整电路,利用积分电压控制倒相器上升沿延迟,并进一步通过触发器合成50%占空比时钟。电路采用CMOS0.35μ m2P4M混合电路工艺实现。后仿结果表明,该电路能将30%~70%占空比的输入时钟自动调整至50%±0.2%。电路结构简单,芯片面积约为0.18mm×0.12mm,仿真功耗仅为0.2~0.4mW。该调整方法本身受电路、工艺失配影响小,且调整过程中保持调整前后下降沿对齐,便于与锁相环或延迟锁相环结合,进一步在调整占空比的同时,改善输出时钟的其他性能。 相似文献
6.
7.
GaAs基pHEMT工艺适合于制作10Gbit/s速率的高速前置放大器电路。完成了工作于10Gbit/s速率的跨阻前置放大器电路的器件设计、电路设计,电路采用了串联电感L技术,有效地提高了工作带宽。模拟工作带宽达到9.0GHz,跨阻增益达到58dBt2。电路采用0.2pmGaAs基pHEMT电子束直写T型栅工艺制作。对制作的电路进行了电测试,可工作于10Gbit/s的速率。 相似文献
8.
多输出的CMOS带隙基准源的设计 总被引:1,自引:0,他引:1
带隙基准电压源是模拟电路中的一个重要单元。本文是基于无线局域网802.11a标准的无线收发机项目,采用SMIC0.18um RF CMOS工艺设计的一个多输出的带隙参考电压源,用于系统中需要精确参考电压的部分电路。总电路包括启动电路,误差放大器,带隙产生基本电路,多输出电路。芯片后仿真得到温度系数在-15℃到85℃范围内为13ppm/℃,经过流片测试后得到10MHz频率时最差PSRR大于20dB,可满足后续电路实际使用。 相似文献
9.
10.
介绍了可用于SDHSTM-64光纤传输系统的4:1复接器.整个电路采用树型结构,低速的复接单元采用动态双相伪NMOS逻辑实现,高速的复接单元采用SCL逻辑实现,提出了一种新型采用正反馈对的单端转双端电路,实现由低速单元到高速单元的逻辑变换.基于此结构的全定制单片集成电路采用0.18μm CMOS工艺设计并实现.测试结果表明,在供电电压1.8V,50Q负载条件下,复接输出数据速率超过10Gbit/s,在标准速率10Gbit/s,输出电压峰一峰值180mV时,功耗仅为180mw,抖动4.9/s(rms),芯片面积为0.89mm^2×0. 7 mm^2. 相似文献
11.
本研究采用PPO树脂体系,同时采用介电常数调节剂——复合陶瓷粉材料,研制开发出了介电常数为6—10、介质损耗因数为小于0.005的金属基高频电路用覆铜板。 相似文献
12.
一种用于10位100 MSPS流水线A/D转换器的CMOS线性采样开关 总被引:1,自引:0,他引:1
分析了影响CMOS模拟开关性能的主要因素,针对10位100 MHz采样频率A/D转换器对输入信号动态特性的要求,设计了一种适合在3.3V电源电压下工作的CMOS全差分自举开关采样电路。基于0.35μm标准CMOS数模混合工艺,在Cadence环境下采用Hspice对电路进行了模拟。模拟结果显示,其无杂散动态范围达到95 dB,满足了A/D转换器采样保持电路对输入信号高动态范围的要求,也保证了电路的可靠性。 相似文献
13.
首先分析了1:4分接器的树型结构及其主要特点。在此基础上,进一步探讨了树型结构中所用的1:2分接器,并给出其中的锁存器电路结构。此外,还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明,在采用标准0.25μm CMOS工艺设计的分接器中,本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能,最高工作速率达10.58Gb/s。 相似文献
14.
15.
报道了S波段低功耗单片前置放大器的研制结果。该单片电路采用1μm×600μmGaAsE-MESFET、源反馈电感以及具有平面结构的集总参数LC匹配元件。用离子注入技术保证电路具有较好的一致世。在2.3GHz频率点测试结果如下:Ga=80dB,NF=2.06dB/2.0V,2.2mA;Ga=10.5dB,NF=2.25dB/3.0V,4.8mA。测试结果与设计目标基本一致,这一结果说明在低功耗应用选取GaAsE-MESFET作有原器件是可行的。 相似文献
16.
17.
18.
19.
一种全CMOS工艺吉比特以太网串并-并串转换电路 总被引:3,自引:1,他引:2
本文介绍了一种单片集成的吉比特以太网串并-并串转换电路。在芯片中,模拟锁相环产生1.25GHz高速时钟(当芯片用于光纤网络,时钟速率就为1.06GHz),同时一个10到1多路选择器完成并行数据到串行的转换。在接收端,差分输入信号依次经过均衡电路、双端-单端转换电路转换成数字信号。同时,数据和时钟提取电路提取出时钟,并将数据重新同步。最后,串并转换电路完成串行-并行转换和字节同步。实验芯片采用0.35μmSPTM CMOS工艺,芯片面积为1.92mm^2,在最高输入输出数据波特率条件下的功耗为900mW。 相似文献
20.
介绍了一种基于0.18-um CMOS工艺、适用于超宽带无线通信系统接收前端的低噪声放大器。在3.1~10.6GHz的频带范围内对它仿真获得如下结果:最高增益12dB;增益波动小于2dB;输入端口反射系数S11小于-10dB;输出端口反射系数S22小于-15dB;噪声系数NF小于4.6dB。采用1.5V电源供电,功耗为10.5mW。与近期公开发表的超宽带低噪声放大器仿真结果相比较,本电路结构具有工作带宽大、功耗低、输入匹配电路简单的优点。 相似文献