六角形超结VDMOS器件的终端结构设计

为六角形超结VDMOS器件提出了一种结终端结构,该终端结构采用与有源区相似的六角形晶格结构,但P柱和N柱的宽度均为有源区原胞晶格的一半.重点讨论了P柱的数量对表面电场的分布及击穿电压等的影响,模拟结果证实该终端结构的击穿电压大于600 V,击穿点发生在终端与有源区之间的过渡区.     

半超结SBD的研究

由于导通电阻与击穿电压之间的矛盾关系,肖特基二极管(SBD)不能够应用于高压功率领域。为了改善导通电阻与击穿电压之间的关系,提出了半超结理论及其设计方法。通过对器件结构参数进行计算和优化,构成了一种实现半超结SBD的工艺方法,并利用Silvaco TCAD软件进行仿真验证。结果表明,利用该优化方案,可以得到击穿电压为500V,导通电阻为37mΩ·cm2的半超结SBD器件。     

新型高压半超结功率MOSFET的优化设计

给出了一个完整的半超结MOS的设计方法,包括超结部分浓度的确定,电压支持层部分的深度和浓度的优化.借助二维器件仿真讨论了在原胞尺寸不变的情况下导通电阻和击穿电压的折中关系的优化方法.通过模拟得到了一个750 V,特征导通电阻为32 mΩ*cm2的半超结结构.结果表明在不增加外延次数,工艺成本和难度的情况下,深宽比为5半超结MOS的特征导通电阻比VDMOS的下降了64%,比超结MOS的下降了8%.     

900V超结VDMOS的设计

超结MOSFET具有优越的静态直流特性.在已有成功设计600V超结VDMOS经验的基础上,提出了相应的工艺方法.利用TCAD仿真软件,对主要的工艺参数和器件电学参数进行仿真优化,得到击穿电压为929 V、比导通电阻为23.67mΩ·cm2的超结VDMOS.     

超结MOSFET功率器件的终端技术分析

为了改善超结MOSFET功率器件的终端击穿特性,提出了一种平面结终端技术,应用柱坐标下的泊松方程证明了这种技术的可行性。提出了超结功率器件终端技术的工艺实现方法并分析了终端结构的电压特性,使用这种超结终端技术仿真得到了一个600V的Coolmos。利用2维仿真软件Medici讨论了终端p柱的数量和宽度因素对击穿电压和表面电场的影响。结果发现,采用变间距的超结结构本身就可以很好地实现超结MOSFET功率器件的终端。     

硅材料功率半导体器件结终端技术的新发展

综述了硅材料功率半导体器件常用结终端技术的新发展.介绍了场板、场限环、结终端延伸、横向变掺杂、深槽、超结器件的终端等一系列终端技术发展中出现的新结构、新原理和新数据,并对其优缺点与适用范围进行了说明.     

超结理论的产生与发展

对超结理论的产生背景及其发展过程进行了介绍。以应用超结理论的COOLMOSTM器件为例,介绍了超结器件的工作原理、存在的缺点以及提出的改进方法;并对其他基于超结理论的器件进行了简单介绍。     

平面结终端场位分析的数值方法综述

本文对高压平面结终端结构优化设计中采用的各种数值方法开展了分析和比较，总结了 其中的一般性规律，对终端结构优化设计的发展提出了自己的看法。     

一种超结高压肖特基势垒二极管

改善反向击穿电压和正向导通电阻之间的矛盾关系一直以来都是功率半导体器件的研究热点之一。介绍了一种超结肖特基势垒二极管(SJ-SBD),将p柱和n柱交替构成的超结结构引入肖特基势垒二极管中作为耐压层,在保证正向导通电阻足够低的同时提高了器件的反向耐压。在工艺上通过4次n型外延和4次选择性p型掺杂实现了超结结构。基于相同的外延层厚度和相同的外延层杂质浓度分别设计和实现了常规SBD和SJ-SBD,测试得到常规SBD的最高反向击穿电压为110 V,SJ-SBD的最高反向击穿电压为229 V。实验结果表明,以超结结构作为SBD的耐压层能保证正向压降等参数不变的同时有效提高击穿电压,且当n柱和p柱中的电荷量相等时SJ-SBD的反向击穿电压最高。     

高压超结VDMOS结构设计

为改善高压功率VDMOS击穿电压和导通电阻之间的平方率关系,采用超结理论及其分析方法,结合电荷平衡理论,计算了超结VDMOS的理想结构参数,并利用仿真软件SILVACO对超结VDMOS的各个工艺参数(外延厚度,P柱掺杂剂量,阈值电压)进行了优化设计,对器件的正向导通特性和反向击穿特性进行了仿真分析.最终设计了一个击穿电压为815 V,比导通电阻为23 mΩ·cm2的超结VDMOS.     

基于结构函数的功率VDMOS器件热特性分析

基于结构函数理论,运用改进电学测试法,对同一器件管壳与基板间的不同界面进行研究,发现其积分结构函数曲线发生了分离;通过该分离点确定器件稳态结壳热阻值,获得了器件内部各结构层的热阻分布.比较测试结果与理论值,两者基本一致.该测试方法简单、方便,比传统热阻测试法准确且重复性好.对比了采用不同封装工艺的器件的微分结构函数,观察发现,其峰值位置发生了偏移;进一步的超声波扫描证实了偏移的原因是存在焊料层空洞,提出了相应的改善措施.研究表明,利用结构函数理论分析功率VDMOS器件热特性是一种准确而可靠的方法.     

功率VDMOS器件粗铝丝键合工艺研究

粗铝丝键合是功率VDMOS器件封装的关键工序,键合质量的好坏直接影响到器件的封装成品率以及后续的筛选成品率。针对直径为380μm的粗铝丝进行功率VDMOS器件的键合工艺研究。结果显示,在选取130°的键合角度时,焊盘宽度应适当增加且应至少增加150μm,才能保证键合质量;随着第二点键合角度的增加,键合点尾丝端划伤芯片的情况变好;同时考虑键合点尾端和键合点颈部都完全在焊盘内,且采用默认的第二点键合角度,则所需焊盘宽度至少应为1 800μm。     

功率VDMOS热阻的温度系数特性研究

对功率VDMOS源漏间寄生PN结正向结电压VDS随温度变化的特性进行了测量,发现VDS与结温T存在良好的线性关系,通过理论推导进行了分析验证。同时发现,温度系数α = dVDS / dT与测试电流IF满足指数关系;且VDS-T线性曲线在不同的IF下具有聚焦特性,即在绝对零度时,不同IF下的VDS具有相同的值。经过对试验点的拟合分析,得到新的VDS表达式,很好地解释了VDS-T曲线与IF的关系及其在不同IF下的聚焦特性。该研究有利于实现结温的精确测量,保证热阻测试结果更加准确可靠,为器件的热特性分析提供强有力的依据。     

P沟道VDMOS器件抗辐射加固技术研究

针对功率器件的抗辐射加固技术,从入射粒子对半导体材料的辐射损伤机理出发,设计了一种-150 V抗辐射P沟道VDMOS器件。该器件采取的抗辐射加固措施有:在颈区的上方形成局部厚场氧化层结构;在N体区进行高剂量离子注入掺杂;在850 ℃低温条件下生长栅氧化层。通过仿真分析和试验进行了验证,该器件在最劣漏偏置条件下抗总剂量达到3 kGy,抗单粒子烧毁和单粒子栅穿的LET值为99.1 MeV·cm²/mg。该器件适用于星用抗辐射DC-DC电源系统。     

耗散功率与环境温度对功率VDMOS热阻的影响分析

运用电学测试法,以两款不同封装类型功率VDMOS为实验对象,考察了耗散功率和环境温度对器件稳态热阻值的影响。结果表明：器件热阻值不是一个恒定不变的常量,由于电流拥挤效应,材料导热系数等条件的改变,它会随耗散功率及环境温度的增大而增大。该研究加深了对功率器件热阻理论的认识,为功率VDMOS的热特性评估提供了可靠的依据。     

500V VDMOS功率器件终端结构设计

本文论述了VDMOS器件的一种场板-分压环结合的终端结构。对1.5A/500V功率器件进行了分析和设计,并给出了终端电场分布的模拟结果。投片试制结果与设计预期参数相符。     

功率VDMOS稳态热阻测试的关键影响因素

热阻值是衡量功率VDMOS器件热性能优劣的重要参数,但在实际的热阻测试过程中,诸如测试电流、延迟时间、壳温控制等因素都会对测试结果造成直接的影响。因此,测试时应当深入理解和分析各种影响因素,依据严格的测试标准灵活的使用测试设备,以达到较高的测试精度和重复性。按照稳态热阻测试的步骤,详细论述了影响其测试结果的关键因素,并提出较为准确的修正方法,设计了针对性试验对其进行了验证。试验表明,该测试方法实现了较为精确的稳态热阻测量,可为功率VDMOS热阻测试标准的制定提供参考和借鉴。     

一种VLD结构VDMOS终端设计

垂直双扩散金属氧化物场效应晶体管(Vertical Double-diffused Metal-Oxide-Semiconductor Field Effect Transistor,VDMOS)终端设计中,场限环结构被广泛应用,但随着器件耐压的增加,场限环终端在效率、占用面积方面的劣势也越发明显。结合横向变掺杂的原理,在成熟的场限环工艺基础上,只更改深阱杂质注入窗口大小与距离,设计了一种800 V VDMOS终端结构,击穿电压仿真值达到938.5 V,为平行平面结击穿电压的93.29%,有效终端长度仅为137.4 μm。     

高压大电流VDMOS研究

本论文主要介绍高压大电流VDMOS功率晶体管的研制。这次研制的VDMOSFET,设计耐压高达600V,导通电流达到8A,导通电阻为1Ω。设计中,按照要求,确定外延层浓度和厚度;芯片元胞结构参数,阱掺杂浓度;器件边缘保护环,场极板参数。在大量参阅国内外资料的基础上,我们提出新的芯片元胞设计方案,由此确定的垂直电流区宽度比以往方案缩小一个数量级,大大节约芯片面积,成功地实现了把大约二万人元胞集成在一块芯片上。同时,在器件边缘终端结保护环设计中提出新思路,提高了器件可靠性,并有效减少芯片面积。