一种高精度CMOS带隙基准电压源设计

介绍了带隙基准电压源的基本原理,设计了一种高精度带隙基准电压源电路.该电路采用中芯国际半导体制造公司0.18 μm CMOS工艺.Hspice仿真表明,基准输出电压在温度为-10～120 ℃时,温度系数为6.3×10-6/℃,在电源电压为3.0～3.6 V内,电源抑制比为69 dB.该电压基准在相变存储器芯片电路中,用于运放偏置和读出/写驱动电路中所需的高精度电流源电路.     

一种新型CMOS带隙基准电压源

传统带隙基准源电路采用PNP型三极管来产生ΔVbe,此结构使运放输入失调电压直接影响输出电压的精度。文章在对传统CMOS带隙电压基准源电路原理的分析基础上,提出了一种综合了一阶温度补偿和双极型带隙基准电路结构优点的高性能带隙基准电压源。采用NPN型三极管产生ΔVbe,消除了运放失调电压影响。该电路结构简洁,电源抑制比高。整个电路采用SMIC 0.18μmCMOS工艺实现。通过Cadence模拟软件进行仿真,带隙基准的输出电压为1.24V,在-40℃~120℃温度范围内其温度系数为30×10-6/℃,电源抑制比(PSRR)为-88 dB,电压拉偏特性为31.2×10-6/V。     

一种高精度带隙基准电压源设计

提出一种采用0．35umCMOS工艺制作的带隙基准电压源电路,该电路具有高电源抑制比和低的温度系数。整体电路使用TSMC0．35umCMOS工艺,采用HSpice进行仿真。仿真结果表明,在-25～＋125℃温度范围内温度系数为6．45ppm／C,电源抑制比达到-101dB,电源电压在2．5～4．5V之间,输出电压Vrel的摆动为0．1mV,功耗为0．815mW．是一种有效的基准电压实现方法。     

一种低电压的CMOS带隙基准源

设计了一种用于集成电路内部的带隙基准源，采用了1．0V／0．18μmCMOS工艺。该电路利用电阻分压和高阶温度补偿，达到降低温度率数的目的，并具有好的电源抑制比。SPICE仿真结果表明，在0℃-100℃范围内度可达到18ppm/℃，其电源抑制比可达到62dB。     

一种高精度的CMOS带隙基准源

设计了一种二阶温度补偿带隙基准源,为了提高电源抑制比,设计中采用了与全局电压保持相对无关的局部电压作为带隙核心的工作电压,并且使用PN结串联的结构,以减小运放失调电压的影响。整个电路采用TSMC 0.18μm CMOS工艺实现,使用HSpice仿真器进行仿真,仿真结果证明此基准电压源具有很高的电源电压抑制比和较低的温度系数。     

一种高性能CMOS带隙基准电压源的设计

本文提出了一种采用0.25μm CMOS工艺的高性能的带隙基准参考源。该电路结构简单,性能较好。用模拟软件进行仿真,在tt模型下,其温度系数为9.6 ppm/℃,电源抑制比(PSRR)为-56 dB,电压拉偏特性为384 ppm/V。而在其它模型下,也有较低的温度系数和较高的电源抑制比。     

一种高精度CMOS带隙基准电路的设计

采用ASMC0.35μm CMOS工艺设计了低功耗、高电源抑制比(PSRR)、低温漂、输出1V的带隙基准源电路。该设计中,偏置电压采用级联自偏置结构,运放的输出作为驱动的同时也作为自身电流源的驱动,实现了与绝对温度成正比(PTAT)温度补偿。通过对其进行仿真验证,当温度在-40～125℃和电源电压在1.6～5V时,输出基准电压具有3.68×10-6/℃的温度系数,Vref摆动小于0.094mV;在低频时具有-114.6dB的PSRR,其中在1kHz时为-109.3dB,在10kHz时为-90.72dB。     

一种高精度BiCMOS带隙基准电压源的实现

在对传统的带隙基准电压源电路分析和总结的基础上,提出了一种基于BiCMOS工艺的,新颖的自偏压共源共栅电流镜结构的高精度带隙基准电压源,利用cadence软件对其进行仿真验证,结果证明了该带隙基准电压源具有低温度系数和高电源电压抑制比,目前在PWM中有着良好的应用前景。     

一种0.18 μm CMOS 1.0V高精度电压基准源

在此基于SMIC 0.18μm CMOS工艺,设计一种高精度低温漂的低压基准电压源。该基准源的供电电源电压为1.8 V,输出电压为1.0 V,电路的总电流小于5μA。在-40~80℃范围内的温度系数为5.7 ppm/℃。当频率在100 k Hz以内时,电源抑制比始终保持在-75 d B以下。该基准电压源具有低功耗、低温度系数、高电源抑制的特性,能够很好地应用于低压供电的集成电路设计中。     

一种高精度电流型CMOS带隙基准电压源设计

基于CSMC 0.5μm标准CMOS工艺,设计了一种高精度电流型CMOS带隙基准电压源。仿真结果表明,温度在-40℃~125℃范围内,基准输出电压的温度系数为1.3×10-5/℃;电源电压在3.3~5 V之间变化时,基准输出电压变化为0.076 mV,电源抑制比PSRR为-89 dB。同时,该电路包含修调电路,可在不同工艺角下进行校正,具有温度系数低、电源抑制比高、精度高等特点。     

一种高精度CMOS带隙基准源的设计

分析了传统CMOS带隙基准源电路中三极管VBE电流随温度变化的二阶非线性效应,提出了一种对PTAT二阶温度进行补偿的方法,并在此基础上设计了一个高精度的带隙基准源电路.该电路采用SMIC 0.18 μm CMOS工艺实现,具有良好的温度系数和电源抑制比.Cadence Spectre仿真结果表明,该电路在-40～140 ℃的温度系数为7.7×10-6/℃,低频时的电源抑制比可达-76 dB,基准源电路的供电电压范围为2～4.5 V.     

一种新型高精度CMOS电压基准源

在分析MOS管电流电压的温度特性的基础上,基于对两个连接成二极管形式的对称NMOS管通以不同大小的PTAT电流,NMOS管的栅压将向不同方向变化这一原理,通过对这两个NMOS管的栅压进行相互补偿,设计了一种新型的CMOS基准电压源.电路采用TSMC 0.18 μm CMOS工艺进行设计,基于BSIM3V3模型,利用Cadence的Spectre工具对电路进行仿真.结果表明:当电源电压VDD=1.2 V时,其温度系数仅为28×10-6/℃.     

一种高精度的CMOS带隙电压基准

介绍一种采用二阶补偿技术的带隙电压基准电路。基于一阶曲率补偿的带隙电压基准,利用晶体管基极-发射极电压Vbe与温度T的非线性关系,通过PTAT^2电路补偿Vn的二阶项,从而改善了基准电压的温度特性。Cadence软件仿真结果表明,工作电压为5V,在-35～＋110℃的温度范围内,其温度系数可达2．89ppm／℃。     

一种高精密CMOS带隙基准源

设计了一个与n阱工艺兼容的高精密CMOS带隙基准电压源电路。该电路实现了一阶PTAT温度补偿，并具有好的电源抑制比。SPICE模拟和测试结果表明，其电源抑制比可达到60dB，在20—70℃范围内精度可达到60ppm／℃。     

一种新型分段式高阶补偿带隙基准

根据PN结导通电压及带隙电压温度特性的非线性,分析了经一阶线性补偿后带隙基准的残余温度特性及其变化规律;针对经典高阶补偿的基本原理和实现方案,分析了非线性感应检测高阶补偿结构实现的难点.在此基础上,提出了一种新型两段式高阶温度补偿带隙基准的电路结构,基于CSMC 0.5μm CMOS工艺的Cadence Spectre模拟结果表明,在-40～110℃范围内,温度系数降低到4 ppm/℃以内.     

一种高精度曲率补偿带隙基准电路

设计了一种高精度高阶补偿的带隙基准参考电压电路,通过Buck氏电压转移单元和与 温度无关的电流对VBE进行高阶补偿.测试表明,温度在-45℃～125℃时,温度系数为5.9X 10-6V/℃,在3.5～5.5 V之间的电压调整率为0.4 mV/V.采用低压共源共栅电流镜结构,以减少对电源电压的依赖,消除了精度与余度之间的矛盾.     

改进结构的低压低功耗CMOS带隙基准源

提出了一种低电压、低功耗、中等精度的带隙基准源,针对电阻分流结构带隙基准源在低电源电压下应用的不足作出了一定的改进,整体电路结构简单且便于调整,同时尽可能地减少了功耗.该电路采用UMC 0.18 μm Mixed Mode 1.8 V CMOS工艺实现.测试结果表明,电路在1 V电源电压下,在-20～30℃的温度范围内,基准电压的温度系数为20×10-6/℃,低频时的电源电压抑制比为-54 dB,1 V电源电压下电路总功耗仅为3μW.