共查询到16条相似文献,搜索用时 140 毫秒
1.
简要介绍了VHDL语言进行工程设计的优点,并详细说明了利用VHDL语言设计状态机电电路的过程,最后进行了仿真,仿真结果证明该设计能够实现状态机电路的功能。 相似文献
2.
应用VHDL语言实现数字系统的设计 总被引:1,自引:0,他引:1
金凤莲 《自动化与仪器仪表》2005,(1):17-19
介绍了VHDL语言及其基本特点和VHDL语言在数字频率计中的具体应用,说明了用VHDL语言设计数字系统的方法,并给出了仿真结果。 相似文献
3.
配置是VHDL语言的一个基本设计单元,用来为设计实体指定综合或仿真时采用的结构体。论文结合教学实际讨论了VHDL语言中配置语句的常用的三种用法:默认配置、元件配置和结构配置。论文首先论述了每种配置语句的格式,然后以数字电路中的半加器和全加器的VHDL描述为例,说明每种配置语句格式的使用方法。最后对论文内容进行归纳并得出几点结论。论文对VHDL语言教学及基于VHDL层次化电路设计都具有一定的指导意义。 相似文献
4.
关吉 《数字社区&智能家居》2014,(4):2404-2406,2463
该文介绍了一种基于VHDL语言的交通控制器设计,以QuartusII为软件开发平台,文中重点介绍该交通控制器的设计原理、设计步骤。在此基础上给出了基于VHDL硬件描述语言的系统实现源代码以及仿真结果,通过仿真结果进一步验证了该交通控制器方案的正确性,从而展示VHDL语言的强大结构和优秀特性。 相似文献
5.
配置是VHDL语言的一个基本设计单元,用来为设计实体指定综合或仿真时采用的结构体。论文结合教学实际讨论了VHDL语言中配置语句的常用的三种用法:默认配置、元件配置和结构配置。论文首先论述了每种配置语句的格式,然后以数字电路中的半加器和全加器的VHDL描述为例,说明每种配置语句格式的使用方法。最后对论文内容进行归纳并得出几点结论。论文对VHDL语言教学及基于VHDL层次化电路设计都具有一定的指导意义。 相似文献
6.
7.
关吉 《数字社区&智能家居》2014,(10):2404-2406,2463
该文介绍了一种基于VHDL语言的交通控制器设计,以QuartusII为软件开发平台,文中重点介绍该交通控制器的设计原理、设计步骤。在此基础上给出了基于VHDL硬件描述语言的系统实现源代码以及仿真结果,通过仿真结果进一步验证了该交通控制器方案的正确性,从而展示VHDL语言的强大结构和优秀特性。 相似文献
8.
赖义汉 《自动化技术与应用》2006,25(9):19-21
以VHDL语言和MAX PLUSⅡ为工具,运用VHDL有限状态机实现了自动售货机的控制系统,控制系统由投币输入信号处理模块和功能控制模块组成,并给出相应的设计原理图和VHDL源程序,通过仿真实现预定的功能. 相似文献
9.
10.
曾永西 《自动化技术与应用》2008,27(1):87-90
文中提出了基于VHDL语言的两种交通信号控制器的设计与比较,分别采用有限状态机和计数器两种设计方法,给出了控制器的部分VHDL代码,利用Quartus Ⅱ进行全程编译和仿真,并在FPGA器件EP1K30TC144-3上进行硬件下载验证,最后对两种设计进行比较。结果表明,两种设计方法切实可行。 相似文献
11.
VHDL语言高级综合子集的确立及其实现方法 总被引:7,自引:2,他引:7
越来越多的高级综合系统采用或接受VHDL语言作为设计输入,但VHDL语言的语义本质是基于模拟而非基于高级综合的,许多语法现象不能或不适于进行综合。本文系统地分析了VHDL语言的可综合性问题,详细讨论了VHDL语言的各种语法现象的可综合性,并结合实际系统分析了VHDL语言高级综合子集的确立及实现方法。 相似文献
12.
以FIR数字滤波器的设计为例,介绍了使用VHDL硬件描述语言进行数字逻辑设计的过程和方法,给出了在Quartus Ⅱ的集成开发环境下的相应VHDL代码,并且利用Quartus Ⅱ内部的仿真器对设计进行了脉冲响应仿真和验证。 相似文献
13.
VHDL语言分析器的设计与实现 总被引:4,自引:2,他引:4
VHDL高级综合系统是逻辑设计领域的热点,作为其前端的VHDL语言分析器是综合系统中其它各子系统(如综合、模拟等)的支撑,它生成VHDL源描述的中间格式并将此结果存入数据库供其它子系统引用。本文重点介绍基于VHDL IEEE1076-1987全集的VHDL语言分析器的设计与实现技术,并给出了有关结果,该分析器通过了许多实例。 相似文献
14.
基于模型检查的VHDL到FSM的转换 总被引:1,自引:0,他引:1
随着计算机软硬件系统规模的日益复杂,如何保证系统的正确和可靠,逐渐成为当前理论界和产业界共同关心的重要问题.为此提出的诸多理论和方法中,模型检查以其简洁明了和自动化程度高而引人注目.提出了一个针时时序电路VHDL设计的模型检查的解决方案.讨论了该方案的系统结构,将VHDL设计转化为有限状态机模型的算法,以及针对同步时序电路设计的模型化简,可有效减少FSM的状态空间,继而可以采用符号模型检查算法对需要检查的性质进行验证. 相似文献
15.
16.
付斯强 《计算机与数字工程》1998,26(4):26-32,37
本文提出了高性能并行处理与标准工业总线接口设计的思想,利用FPGA器件,采用逻辑图输入和硬件描述语言综合设计PC/AT总线接口的设计方法和技巧。 相似文献