公钥密码处理芯片的设计与实现

以RSA算法为例,探讨了公钥密码处理芯片的设计与实现.首先提出了公钥密码芯片实现中的核心问题,即大整数模幂运算算法和大整数模乘运算算法的实现;然后针对RSA算法,提出了Montgomery模乘算法的CIOS方法的一种新的快速硬件并行实现方法,其中采用了加法与乘法并行运算以及多级流水线技术以提高性能,较大地减少了乘法运算时间,提高了模乘器的性能.     

一种Montgomery模乘算法硬件结构

基于二进制多字Montgomery模乘算法,提出了一种参数可灵活配置的规则的脉动阵列硬件结构,并使用此结构在FPGA上实现了不同位宽的Montgomery模乘算法.该结构成功地在不增加额外电路或运行周期的情况下,将脉动阵列的关键路径限制在运算单元内部的加法器中.硬件实现结果表明,该结构具有更高的电路频率、更少的电路面积消耗及算法运算时间.     

双有限域模乘和模逆算法及其硬件实现

有限域上的模乘和模逆运算是椭圆曲线密码体系的两个核心运算。该文在Blakley算法的基础上提出一种radix-4快速双有限域模乘算法,该算法采用Booth编码技术将原算法的迭代次数减少一半,并利用符号估计技术简化约减操作;在扩展Euclidean求逆算法的基础上提出一种能够同时支持双有限域运算的高效模逆算法,该算法不仅避免了大整数比较操作,而且提高了算法在每次迭代过程中的移位效率。然后针对这两种算法特点设计出一种能够同时完成双有限域上模乘和模逆操作的统一硬件结构。实现结果表明：256位的模乘和模逆统一硬件电路与同类型设计相比较,在电路面积没有增加的情况下,模乘运算速度提高68%,模逆运算的速度也提高了17.4%。     

SM2高速双域 Montgomery 模乘的硬件设计

作为由国家密码管理局公布的SM2椭圆曲线公钥密码算法的核心运算,模乘的实现好坏直接决定着整个密码芯片性能的优劣．Montgomery模乘算法是目前最高效也是应用最为广泛的一种模乘算法．本文基于Mont-gomery模乘算法,设计了一种高速,且支持双域（GF（p）素数域和GF（2m ）二进制域）的Montgomery模乘器．提出了新的实现结构,以及一种新型的W allace树乘法单元．通过对模块合理的安排和复用,本设计极大的缩小了时间消耗与硬件需求,节省了大量的资源．实现256位双域模乘仅需0．34μs ．     

快速模幂算法及其硬件实现

ＲＳＡ公开密钥加密技术是目前使用最广泛的加宽技术。文章提出了快速并行的算法,使ＲＳＡ公开密钥加密速度提高了很多。模乘算法是模幂算法的核心,基于Ｍｏｎｔｇｏｍｅｒｙ算法,提出了一种改进的快速高基模乘算法,该算法求出了乘法的最终积,使得乘法和模减运算同时进行,并且所有的运算是以字节为单位。模幂算法采用从右到左扫描指数的方法,可以使得两次模乘运算同时进行。算法的硬件结构由模乘控制器、模幂控制器、数据寄存     

高性能可扩展公钥密码协处理器研究与设计

 本文提出了一种高效的点乘调度策略和改进的双域高基Montgomery模乘算法,在此基础上设计了一种新型高性能可扩展公钥密码协处理器体系结构,并采用0.18μm 1P6M标准CMOS工艺实现了该协处理器,以支持RSA和ECC等公钥密码算法的计算加速.该协处理器通过扩展片上高速存储器和使用以基数为处理字长的方法,具有良好的可扩展性和较强的灵活性,支持2048位以内任意大数模幂运算以及576位以内双域任意椭圆曲线标量乘法运算.芯片测试结果表明其具有很好的加速性能,完成一次1024位模幂运算仅需197μs、GF(p)域192位标量乘法运算仅需225μs、GF(2^m)域163位标量乘法运算仅需200.7μs.     

一种适合流水线结构的改进FIOS模乘算法研究

SOS、CIOS、FIOS、FIPS、CIHS是Montgomery模乘算法的5个基本实现方法,其中CIOS方法一直被认为是综合最优的算法。但已经有人提出了一种改进的IFIOS算法,并用实验证明其比常用的CIOS算法有优势。首先分析了CIOS、FIOS和IFIOS实现方法,通过进位单元的重复利用和减少存储单元,提出了一种改进的IIFIOS算法。然后根据IIFIOS算法的流程,让前后两个部分并行执行,提出了适合流水线结构的改进。最后,实验结果和理论分析表明,IIFIOS软件算法有效提升了算法性能,并指出其在硬件实现上也具有一定优势。     

适于流水线结构的改进FIPS算法及其实现

分析了基于FIPS的乘加器结构的VLSI实现随着操作数宽度的变化,速度和面积的变化趋势; 提出了一种改进FIPS算法,解决了采用流水线结构的数据通路导致的数据迟滞问题.在SMIC 0.18 μm CMOS工艺下,基于该改进算法,设计了一个128位操作数位宽的模乘器,与基于原算法的设计相比,硬件面积增加约5%,效率提高了约42%.利用该模乘器进行1 024位RSA运算时,速度可达1.1 Mbps.     

基于RSA系统的Montgomery算法的改进设计

针对Montgomery算法中模乘模块的CIOS模式提出了一种改进算法。该算法模式比原CIOS模式节省了近一半的操作次数,并且给出了一种优化的硬件实现结构。在保证系统规模较小的基础上采用了两个相同的数据通路以加速运算速度,同时采用了移位寄存器结构进一步简化时序控制的复杂性。此改进算法适用于各种公钥体制的加解密处理器。     

大数模乘硬件设计与FPGA高速实现

在公钥密码体制中,都涉及到大数模乘运算,其实现效率将直接影响整个系统的响应速度。将大数模乘运算用专用集成电路快速而又低成本地实现,将有助于电子商务的快速推广。该文针对应用很广的RSA公钥密码算法,提出了一种高基(2H进制)的大数模乘硬件实现方法。这种设计方法通过合理增加部分硬件开销,动态构造并行加法并配用初始化存储数据表提高模乘运算的时空效率。作者已成功地在Altera公司的Stratix-epls10f780c6芯片上实现512比特大数乘法运算,仅需437.5ns,是目前公开文献上FPGA实现速度的10倍左右。