共查询到20条相似文献,搜索用时 31 毫秒
1.
为了实现 LBE总线与 Avalon总线设备之间跨时钟域数据交换,设计了桥接在两种总线间的接口 IP 软核.利用Verilog硬件描述语言的层次化设计方法,设计了接口IP核的底层模块,其中包括命令FIFO模块、状态FIFO模块、LBE总线端接口模块和 Avalon总线端接口模块.在FPGA硬件平台上,进行两种总线间的双向数据传输实验.结果表明,采用双FIFO的 LBE总线与 Avalon总线接口系统满足设计要求,能够实现数据的稳定可靠交换. 相似文献
2.
针对传统UART IP核设计中存在的使用场景单一、不能支持同步通信的不足,设计了一款基于APB总线接口的USART外设。采用模块化设计方式通过Verilog语言对APB总线数据传输模块、寄存器组模块、串行数据发送模块、串行数据接收模块、波特率发生模块进行了详细设计,并使用Simvision软件通过UVM验证方法学对电路的异步/同步通信功能进行验证。验证结果表明,设计的IP核在实现异步数据收发的基础上可实现基于SPI协议的同步数据收发,相较于传统的UART IP核设计,具有更强的普适性。 相似文献
3.
《电子技术应用》2018,(3):15-18
为满足系统芯片(SoC)中的串行外设接口(SPI)灵活配置的要求,设计了一种既可作为主机又可作为从机、支持4种数据传输模式、允许7种时钟传输速率的SPI IP核。该SPI IP核通过状态机来控制数据传输模块端口的方向,以此来解决主从模式下数据传输方向相反的问题,通过对移位寄存器的复用减少了逻辑资源消耗,利用时钟分频模块来实现不同传输速率下的数据交换,设计了配置数据传输模式的时钟极性和时钟相位等端口,方便了对SPI IP核的操作。结果表明:该SPI IP核符合SPI总线协议,在0.13μm工艺下消耗1 062个逻辑门,在系统工作频率80 MHz下的功耗约为0.395 7 mW。 相似文献
4.
AMBA总线接口是USB OTG IP核中用于与外部MCU进行数据通信的接口。在完成USB OTG IP核系统框架设计并充分分析AMBA总线规范的基础上,提出AMBA总线控制状态机的实现方法,完成AMBA总线接口的设计,通过基于Xilinx FPGA验证,仿真实验结果证明设计的正确性,可用于包含USB功能的SoC开发中。 相似文献
5.
6.
7.
面向SOPC的异构IP快速集成 总被引:1,自引:0,他引:1
设计并实现了一个片上可编程系统(SOPC)设计工具ESIGE,它通过开放式的结构对不同来源的异构软核IP进行封装,对SOPC设计人员屏蔽了IP的复杂性.不同实现方式和不同总线接口的IP可以混合使用.ESIGE通过层次化的集成和灵活的IP互连方式支持复杂的IP互连结构,利用虚拟设计和自动化的IP集成显著地降低了SOPC设计的工作量. 相似文献
8.
针对基于卷积神经网络(CNN)的单图像去雾模型在移动/嵌入式端部署难,不易用做实时视频去雾的问题,提出一种基于Zynq片上系统(SoC)的去雾模型硬件重构加速方法。首先,提出量化-反量化算法,对两个代表去雾模型进行量化;其次,基于视频流存储器架构和软硬件协同、流水线等技术以及高级综合(HLS)工具,对量化后的去雾模型硬件重构并生成具有高性能扩展总线接口(AXI4)的硬件IP核。实验结果表明,在保证去雾效果的前提下,可以实现模型参数从float32到int5(5 bit)的量化,从而节省约84.4%的存储空间;所生成硬件IP核的最高像素时钟频率为182 Mpixel/s,能够实现1080P@60 frame/s的视频去雾;单帧640×480的雾图去雾仅需2.4 ms,而片上功耗仅为2.25 W。这种生成带有标准总线接口的硬件IP核也便于跨平台移植和部署,从而可以扩大这类去雾模型的应用范围。 相似文献
9.
I^2C总线由于接口简单、协议完善,已经被广泛地应用在消费类电子产品、通信产品和工业电子产品中。成为国际标准。论文提出一种基于两级桥接口的I^2C SLAVE器件的内部结构。该结构一方面能够根据系统的需求灵活地集成和裁减各种功能的IP核模块,对于多功能的I^2CSLAVE器件的设计有一定的通用性;另一方面它支持各IP核模块工作于自己独立的时钟域,给多时钟域系统设计带来便利。以一款密码芯片为实例,对该结构进行了验证和实现,该芯片采用了华虹NEC0.35μm CMOS工艺。 相似文献
10.
针对传统片上系统设计同步时钟引起的功耗大、IP核可重用性差等缺点,提出一种可用于多核片上系统和片上网络的快速延时无关同异步转换接口电路.接口由采用门限门的环形FIFO实现,移除了同步时钟,实现了数据从同步时钟模块到异步模块的高速传输,支持多种数据传输协议并保证数据在传输中延时无关.基于0.18μm标准CMOS工艺的Spice模型,对3级环形FIFO所构成的传输接口电路进行了仿真,传输接口的延时为613ps,每响应一个传输请求的平均能耗为3.05pJ?req,可满足多核片上系统和片上网络芯片速度高、功耗低、鲁棒性强和重用性好的设计要求. 相似文献
11.
I2C总线由于接口简单、协议完善,已经被广泛地应用在消费类电子产品、通信产品和工业电子产品中,成为国际标准.论文提出一种基于两级桥接口的I2C SLAVE器件的内部结构,该结构一方面能够根据系统的需求灵活地集成和裁减各种功能的IP核模块,对于多功能的I2C SLAVE器件的设计有一定的通用性;另一方面它支持各IP核模块工作于自己独立的时钟域,给多时钟域系统设计带来便利.以一款密码芯片为实例,对该结构进行了验证和实现,该芯片采用了华虹NEC 0.35μm CMOS工艺. 相似文献
12.
杨峰 《数字社区&智能家居》2010,(6)
该文详述了一种基于wishbone总线接口的IIC总线控制器IP核设计,给出了该IP核的系统接口以及各个子模块的详细设计方法,并对该IP核进行了仿真和验证。 相似文献
13.
CAN总线控制器IP核设计 总被引:4,自引:0,他引:4
设计了一个CAN总线控制器IP核。该IP核支持CAN总线标准帧和扩展帧两种报文格式,具有仅听模式和自测试模式,总线时序参数可配置,外部接口简单灵活,易于集成到各种CAN系统中。 相似文献
14.
15.
16.
介绍基于FPGA嵌入式系统的多通道高速数据采集模块控制器的IP核设计。采用TI公司的6通道同步采集A/D转换器件(ADS8364),针对该器件使用硬件描述语言设计IP核,实现对采集数据的处理,同时设计了IP核与嵌入式系统的接口。在Xilinx公司的ISE开发工具中,利用FPGA器件中的硬FIFO控制器辅助设计IP核,利用嵌入式开发工具EDK建立FPGA嵌入式系统,并添加和修改了用户自定义IP核,通过仿真验证了该方法的实效性。 相似文献
17.
双时钟FIFO是一种常用的跨时钟域数据交接电路。随着SoC芯片内部时钟域种类的增加,传统方式实现的双时钟FIFO会增加时钟网络设计的复杂度,这已经成为影响芯片规模扩大和频率提升的因素之一。提出了一种分布控制双时钟FIFO结构,运用源同步数据传输技术,避免了将发送方时钟树分布到接收方而增加时钟网络设计的复杂度。详细介绍了该结构的一种实现方法,并针对性能和可实现性,简要介绍了该设计可进一步采取的优化措施。 相似文献
18.
左宏权 《单片机与嵌入式系统应用》2007,(6):26-28
介绍了USB2.0设备控制器IP核的AHB接口的设计.解决了双时钟域问题;实现了多事务DMA控制,减少了块传输的中断次数;缓存采用乒乓机制,并对外隐蔽了双缓冲区.最后用Verilog完成RTL代码,并通过充分验证,证明接口符合AHB协议,且完成既定所有功能. 相似文献
19.
PXI Express是一种高数据带宽的总线,并拥有多种高速差分时钟和触发信号;为了设计具有广泛适用性和易用性特点的PXIExpress接口,采用了高集成度、高性能的内嵌PCI Express IP硬核的FPGA作为本方案的核心控制芯片;PXI Express接口的逻辑部分采用了Qsys设计流程完成了针对各种不同应用情况,并具有不同功能和性能特点的接口逻辑子系统,以及相关IP核的设计;最后组建测试平台进行了测试,测试结果表明设计的PXI Express接口能正常工作。 相似文献
20.
一种提高微控制器IP可复用性的核内总线设计 总被引:1,自引:0,他引:1
提出了一种支持高性能可复用微控制器芯核的体系结构的多路总线及接口,解决了片上外设与微控制器CPU之间的扩展和匹配问题,使得芯核内部互联网络简化,时钟率提高,实现了高性能微控制器的可复用性设计。 相似文献