局部动态可重构FPGA的备份与恢复技术

对于FPGA在数字化设计应用中智能化、动态灵活的新需求,以局部动态可重构为基础,将逻辑功能抽象为类似软件进程的硬件进程,结合实时任务RT-Linux内核实现硬件进程调度,通过FPGA局部功能备份与恢复技术实现在操作系统层对FPGA片上逻辑功能进行实时中间状态备份、功能中断重载切换及原始功能中继运行恢复。在FPGA上实现多任务并行可切换调用,并验证硬件功能线程调度及硬件进程的备份、切换、恢复功能,为FPGA在适应智能、高效、高动态、高可塑性的前沿数字系统设计提供新思路和实用参考。     

基于Xilinx SoPC的可重构嵌入式计算系统的研究与设计

由于应用种类、实时性以及处理效率等要求,高性能嵌入式计算硬件平台需要具备相当的计算能力以及一定的适应性。为此提出了一种基于Xilinx FPGA的动态可重构的片上系统设计方案。系统采用专用硬件来执行计算密集型任务,运用动态可重构技术来支持硬件处理模块功能的动态配置。研究了Xilinx可编程片上系统上的3种硬件加速方案:CPU协处理器、PLB扩展加速器和MPMC扩展加速器。实验数据表明MPMC加速器性能最优。在Vir-tex5 FPGA器件上实现了可动态重构的MPMC加速器,以128位AES加密、解密两个功能模块为例,从硬件资源占用率、重构延时等角度考察了可重构系统的特点。     

动态重构硬件加速中的性能开销建模

近年来,随着可重构计算方法和可重构硬件特性的不断演进,基于FPGA动态部分重构技术构建运行时可重构加速器已经成为解决传统加速器设计中硬件资源限制问题的重要途径.然而,区别于传统静态重构加速器,FPGA的动态重构开销是影响硬件加速整体性能的重要因素,而目前尚缺少能够在可重构硬件设计的早期阶段进行动态重构开销精确估算的相关...     

基于最大空闲矩形的可重构资源管理方法

可重构硬件如FPGA的规模和集成度的提高使其承载的硬件任务越来越多,FPGA的动态部分重构能力使任务可在系统运行过程中动态地添加或者删除而不影响其他任务的运行,对可重构硬件的资源管理非常重要。该文提出一种基于任务上边界计算最大空闲矩形的算法,使用这些最大空闲矩形能够有效地管理可重构资源,便于更好地利用具有动态部分重构能力的可重构硬件。     

CPU/FPGA混合架构上的硬件线程加速方法

CPU/FPGA混合架构是可重构计算的普遍结构,为了简化混合架构上FPGA的使用,提出了一种硬件线程方法,并设计了硬件线程的执行机制,以硬件线程的方式使用可重构资源.同时,软硬件线程可以通过共享数据存储方式进行多线程并行执行,将程序中计算密集部分以FPGA上的硬件线程方式执行,而控制密集部分则以CPU上的软件线程方式执行.在Simics仿真软件模拟的混合架构平台上,对DES,MD5SUM和归并排序算法进行软硬件多线程改造后的实验结果表明,平均执行加速比达到了2.30,有效地发挥了CPU/FPGA混合架构的计算性能.     

一种可重构资源管理模型及其调度技术

针对多任务操作系统的可重构资源管理,提出了一种管理模型和在线调度算法,具体实现了把任务分配给基于块划分的可重构器件。一方面,可重构器件由一个主CPU控制,主CPU运行在线调度器和放置器;另一方面,可重构器件由具有相同垂直尺寸的固定大小的块构成,但块可以有不同的宽度,目的是为了在资源和任务之间实现更好的匹配;同时在在线调度器和放置器运行两个函数fSPLIT和fSELECT来实现任务在可重构器件上的配置和调度。仿真结果表明,提出的资源管理模型和调度算法不仅能够实现任务集平均响应时间的最小化和有效调度,而且相比于其他调度算法,还能获得更高的资源利用率。     

基于EAPR流程的动态局部可重构实现

介绍实现动态局部可重构的方法,以EAPR流程为例,阐述通过时/空复用技术实现动态局部自动重构的基本过程。在此基础上,使用芯片内嵌的硬核处理器Power PC405来调度和管理芯片上其他可编程逻辑资源的自重构过程。在Virtex II Pro开发板上进行验证,结果表明,使用较小容量的FPGA硬件资源,可完成超过其容量规模的系统设计。     

FPGA及动态可重构技术在软件无线电中的应用

介绍了将现场可编程门阵列(FPGA)专用硬件处理器集成到软件通信体系结构(SCA)中的机制,实现了动态部分可重构技术在软件无线电(SDR)硬件平台中的应用,有效地缩短系统开发周期,提高了硬件资源的利用率.     

基于模块的动态可重构系统设计

可重构计算是介于通用处理器和ASIC之间的全新计算解决方案,是一种即保留了硬件计算的速度性能,又兼具软件编程情况灵活性的算法实现方式.介绍了基于模块的动态可重构系统设计方法和模块间的通信方式.实现了基于单片Xilinx Virtex-Ⅱ Pro FPGA片上动态自重构系统,可在系统运行时以较短的时间开销灵活加载所需的重构功能模块,充分体现了可重构计算的性能与速度的优势.     

可重构DES、3-DES加减密系统设计

针对目前密码算法软件实现和ASIC实现的局限性,提出可重构加减密系统设计;在分析DES和3-DES算法原理的基础上,通过减少3-DES的密钥长度,设计新型的3-DES加减密系统;综合新型3-DES加减密系统和DES加减密系统,设计基于可重构硬件的DES、3-DES加减密系统,该系统在xinlinx在Virtex-E系列FPGA上成功实现;实验结果显示,该系统兼有软件实现的灵活性和硬件实现的可靠性、高效性、安全性,硬件资源少,同时可以成功抵制密码攻击,密码分析和线性分析.     

一种新型无线传感器网络节点设计

提出了一种基于FPGA动态局部重构技术的无线传感器网络节点设计方案,通过FPGA高效的计算能力来提高节点的处理能力,同时采用动态局部重构技术进行功耗控制。根据所提方案进行了硬件平台的设计,并在此平台上对可重构的流程及实现方法进行了验证。实验结果表明,该方案能够实现无线传感器网络节点的部分可重构,在减小功耗的同时具有较强的运算能力。     

基于FPGA软件/硬件协同设计模式

可重构的计算机系统利用现场可编程门整列（FPGA）加快那些在CPU中运行过于缓慢计算的速度。在CPU中运行的软件用来重构FPGA芯片让芯片能够根据系统的需要运行特定的运算。这些系统一般使用消息传递机制来实现软件（运行在CPU和FPGA中）和硬件之间的通信。但是有一个缺点软件需要被写在一个特定的消息传递模式中。文章提出了一个新的轻便的软件和可重构硬件之间的接口。软件端能使用常规方法调用进行复杂计算,这些调用能被拦截和翻译成硬件消息。同样的,在硬件端能够使用软件的方法。这种接口不仅让实现新JAVA/FPGA协同设计变得简单,更重要的是加快了Java程序的运行速度。     

可重构系统功耗相关的硬件任务调度算法

面向可重构系统,提出了一种功耗相关的硬件任务调度算法（Energy—Efficient HardwareTask Schedu—ling,EEHTS）。动态电压调整（DynamicVoltage Scaling,DVS）技术通过在软件任务运行时动态改变CPU的运行电压而降低系统功耗。类似地,EEHTS算法在硬件任务调度时动态改变FPGA的工作频率,达到降低功耗的目的。模拟实验结果表明,EEHTS算法在不影响硬件任务截止期要求的前提下,可以有效降低系统功耗。     

共享存储可重构计算机软硬件通信的优化实现

可重构硬件操作系统BORPH提供的硬件进程概念和以硬件为中心的执行模型可极大地提高可重构计算平台的易用性.BORPH-N为BORPH的扩展系统,主要的扩展是支持在共享存储可重构计算平台上的运行.BORPH-N为硬件进程提供基于共享存储、符合Unix语义的高性能进程间通信支持:共享存储和信号量.利用这两项服务,硬件进程可与系统中其他所有软件进程和硬件进程进行交互.可重构计算的重要目标是利用可重构逻辑对应用的耗时部分进行加速,所以软硬件交互机制的效率至关重要.通过类似远程调用这种简单方式来提供这两项服务,软硬件交互频繁,开销较大,性能难以满足需求.BORPH-N使用的优化策略基于独立执行的基本思路进行设计.实验结果表明,BORPH-N所需硬件开销较小,为硬件进程提供的共享存储和信号量的效率逼近硬件平台的峰值,可以满足实际应用的需求.     

可重构资源管理及硬件任务布局的算法研究

可重构系统具有微处理器的灵活性和接近于ASIC的计算速度,可重构硬件的动态部分重构能力能够实现计算和重构操作的重叠,使系统能够动态地改变运行任务,可重构资源管理和硬件任务布局方法是提高可重构系统性能的关键.提出了基于任务上边界计算最大空闲矩形的算法(TT-KAMER),能够有效地管理系统的空闲可重构资源;在此基础上使用FF和启发式BF算法进行硬件任务的布局.实验表明,算法能够有效地实现在线资源分配与任务布局,获得较高的资源利用率.     

胚胎电子系统动态重构的设计与实现

胚胎电子系统是一种具有自诊断、自修复、自复制能力的仿生硬件;为实现胚胎电子系统的故障修复与硬件复用等功能,设计了支持动态重构的配置控制电路;该配置控制电路针对胚胎电子系统的结构特点,利用其自身的多页存储器,实现了基于多页存储器快速切换的动态重构,可以实现胚胎电子系统基于模块的功能切换与硬件资源的复用;仿真实验表明,配置数据可以在线的下载到配置存储器中,下载过程中不影响其它模块的正常运行,满足胚胎电子系统动态重构的需要。     

基于动态可重构技术的装备测试系统研究

当前国内自动测试系统存在实时性差、测试资源冗余、成本高等问题,针对以上问题,提出了基于FPGA部分动态重构技术的自动测试系统,该系统基于FPGA动态可重构技术并结合嵌入式操作系统实现测试资源的动态管理,并开发了用于测试过程的硬件自动测试任务编程模型,提出了一种用于重构任务加载的ICAP控制器;该系统实现测试过程的并发执行,从而增强自动测试系统测试的实时性,进而提高测试的准确性与覆盖性。在验证试验中,将动态重构测试系统应用于自动测试实例中,试验结果表明硬件重构测试任务加载正常,各测试资源功能执行正确     

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。      

嵌入式单片自重构平台体系结构的实现

讨论了在Xilinx开发平台上利用FPGA动态重构技术实现自重构系统的方法以及流程。系统中包含静态和动态两种模块,采用Xilinx的基于模块的动态重构设计方法实现。静态模块和动态模块通过一个称为总线宏的结构通信,由嵌入式硬核处理器PPC405控制Xilinx的内部访问接口(ICAP)完成重构。实验表明采用自重构技术可以在单片FPGA上实现复杂的可重构系统。     

一种应用图论方法管理可重构资源的策略

可重构硬件资源的管理是可重构操作系统的一个首要任务。提出了一种基于图论技术的管理空闲资源的UPFS算法。其核心思想是将FPGA的空闲区域映射成无向图,在无向图中运用部接矩阵和方向矢量交角等概念,求解最大回路和通路,最终找到满足条件的最大空闲矩形集。仿真实验表明,UPFS算法与已有算法相比,能有效减少系统资源浪费,降低系统硬件布局时间,是可行的管理策略。