基于SM8260的双CPU协作能力测试平台设计

随着现代超大规模集成电路设计与制造工艺的快速发展，芯片的测试与验证所需的代价也越来越高。本文给出了SM8260芯片协作能力测试平台设计的方案，可基于该测试平台进行相关功能的验证与性能测试。     

EPA网络芯片验证与测试

提出一种EPA网络芯片的验证方法。介绍EPA网络芯片的功能和结构,设计基于虚拟设备的EPA网络环境,从验证网络通信接口和调度正确性的角度,将设计的EPA网络芯片接入到已有EPA网络中进行测试。测试结果表明,该仿真系统的同步精度在1 μs以内,能满足使用需求,且验证了现场可编程逻辑门阵列作为从时钟程序的稳定性。     

一种微处理器芯片的验证测试分析及应用

验证测试技术是验证芯片设计正确与否的重要环节，不仅向设计者及时反馈了有效的信息以尽早发现错误、改进设计，并能为降低测试成本和生产测试提供有效保障。基于实际工程，该文提出了一个较有效的验证分析流程方案，采用多测试项目融合曲测试法对一款微处理器芯片进行了验证分析，并对相关测试项目进行了定量、定性的评估。     

基于Testbench的FPGA实物自动化测试环境设计

针对FPGA软件测试过程中仿真测试和实物测试的不足,提出了一种基于仿真测试用例的实物自动化测试环境,将用于仿真测试的Testbench进行解析处理,形成能够用于FPGA实物测试的传输信号,通过执行器将此信号转换为作用于被测FPGA芯片的实际信号,并采集被测FPGA芯片的响应,实现对FPGA的实物自动化测试。采用实物自动化测试环境验证平台对设计架构进行了验证,取得了良好的效果。     

基于典型集成电路的自动测试演示验证研究

当前国产超大规模集成电路测试设备由于技术指标、工作可靠性、制造成本等诸多因素,在国内尚未得到大规模的市场应用;从集成电路的测试需求出发,给出了自研超大规模集成电路测试系统的总体架构组成,重点开展了基于典型集成电路的自动测试演示验证方法研究,并以国产某型超大规模静态存储器芯片作为演示验证的对象,利用自研测试系统完成了基于静态存储器芯片的自动测试演示验证试验;试验结果表明基于典型集成电路的自动测试演示验证方法和过程合理可行,能够为国产新研超大规模集成电路测试系统推广前的自动测试演示验证提供参考,同时可结合不同类型集成电路的测试需求深入应用到各类集成电路的测试过程。     

基于UTMI模型的USB 2.0 IP核开发测试验证设计研究

USB2.0因具有高速、易用、热插拔、低成本等特点而成为计算机接口技术的主流,具有广阔的应用前景。USB2.0系统一般分成主机/HUB控制芯片和设备接口控制芯片(即外设)两方面。传统意义的USB开发,仅是对USB外设的开发。USB外设包括FIFO及FIFO控制器、IDE硬盘、直接存储器存取控制器(DMAC)、串行接口引擎(SIE)、UTMI收发器、内存、微处理器单元(MPU)等部分,在USB2.0IP核开发时需要对设计的这些外设代码进行测试验证,测试时可以用自己设计的UTMI电路代码,但因其本身正确性还未加验证,因此测试较麻烦复杂,本文通过实践给出了在开发USB2.0系统时利用utmi_fzFlex-Model模型和自编task完成对USB功能块在事务层上各项作业通讯测试的方法和过程,仿真实践证明此方法是有效的,因此可为USB2.0IP核的设计开发提供参考帮助。     

通用测试设备验证评估系统设计

部队现有通用测试设备均按照相关标准研制设计,贯标的程度对检测结果产生很大影响,为验证通用测试设备执行标准的规范程度,设计了一套验证评估系统,该评估系统具备体积小、资源广、易操作等特点,可以从仪器级、系统级、软件级三个层次对通用测试设备进行评估验证;应用结果表明,该评估系统很好地对测试设备的贯标程度进行了量化评价,在部队测试设备的标准化程度检验上具有一定的实用性和推广性。     

基于IEEE 1500标准的模拟核外壳的设计

在系统芯片SoC测试中,模拟核的可靠性测试是现在亟待解决的一个重要问题;针对此问题,主要对Wrapper测试壳结构进行设计,在此标准的基础上增加了AD和DA的转换器,既保留了原来应有的测试标准和方法,同时增加了用数字信号来测试模拟信号的方法;通过用Quartus II软件和PSpice软件的联合仿真下,证明了基于1500标准的外壳设计可以对模拟核进行测试。     

基于IEEE 1500标准的嵌入式存储器测试壳的研究

超大规模集成电路和超深亚微米技术的快速发展,促使了系统芯片(System on Chip,SoC)的产生,同时在SoC中也集成了越来越多的嵌入式存储器,因此嵌入式存储器对SoC芯片的整体性能有非常重要的影响;文章针对SoC中的嵌入式存储器的可测试性设计展开研究;文章基于IEEE 1500标准针对DRAM和SRAM设计了具有兼容性的存储器的测试壳结构,并结合BIST控制器,在Quar-tusⅡ平台上,采用硬件描述语言对测试壳在不同测试指令下的有效性和灵活性进行验证,结果表明文章所设计的测试壳结构达到了预期的要求。     

多采样策略ASIC的设计与实现

针对储存测试系统微型化的瓶颈问题,设计了具有多采样策略的ASIC(application specific inte-grated circuit)。该芯片可以根据被测信号的变化规律在一次测试过程中设置多种采样频率,可以有效利用系统有限的储存空间,减少储存芯片的数量。多种采样频率的转换通过触发信号自动完成。采用此ASIC的测试系统不仅在体积微型化方面提供了有效的途径,还提高了ASIC的灵活性,使其具有更加广泛的应用空间。芯片进行了测试和验证,能够达到设计要求,可以进行实际应用。基于此ASIC的存储测试系统比现有存储测试系统体积减小40%～60%。     

用户专用键盘可测试性设计实现

针对用户专用键盘故障排查过程中的低效率问题,本文采用边界扫描法、内建自测试法等对其进行测试性设计改进,使得利用已有的边界扫描设备即可实现自动化故障诊断。并通过设置管脚短路和芯片功能异常两个故障实际验证了用户专用键盘可测试设计效果,实验结果表明,改进后的用户专用键盘可快速定位故障,并且具有较高的准确度和精度。本文对用户专用键盘进行测试性设计改进,以使其满足边界扫描设备测试要求,此种方法对其它单片机系统的测试性设计具有借鉴意义。     

基于TestCenter的仪表转接机制设计与实现

随着包处理芯片设计的需求不断扩大,芯片验证环节的复杂性和难度的提高.一个完整芯片的验证过程会涉及到虚拟功能模型,寄存器传输级RTL,FPGA原型验证不同类型.在进行虚拟功能模型和RTL的验证时会以虚拟仪表的方式进行数据包收发的驱动,FPGA原型验证则以真实仪表的方式进行数据包收发驱动.一旦测试场景发生改变,需要重新编写...     

航空设备的测试性设计和验证技术概述

介绍了航空设备的测试性、测试性设计、测试性验证评估等,分析提出了国内航空设备测试性设计与验证技术现状以及存在问题的技术原因.     

3D-SIC“绑定中测试”时间优化方案

在三维(3D-SIC)芯片测试过程中,对其进行中间绑定测试,可提前检测出绑定过程中的缺陷,减少绑定失败率,但中间绑定测试会使测试时间与功耗的大幅度增加。针对3D-SIC绑定中测试成本过高问题,提出了一种新的绑定顺序优化,改变了传统的自下而上以及逐层绑定,提出了可以从任意层进行绑定。在测试带宽和测试功率的约束下,本文提出的基于贪心算法的绑定调度流程下,针对三种不同堆叠布局的芯片进行优化。实验结果表明,本文算法针对金字塔结构的三维芯片优化效果达到了40%以上,对菱形结构和倒金字塔结构的三维芯片也有一定的优化效果。     

基于IEEE 1149.4标准的混合电路测试系统设计

随着电子技术的迅速发展,电路系统的复杂度急剧增加,目前约有60%的芯片同时包含了数字和模拟两种信号,电路测试也因此面临着更大的挑战。为解决数模混合信号系统的测试难题,在IEEE 1149.4标准的基础上,设计了一个数模混合电路测试系统方案,系统能够实现混合电路的互连测试与参数测试,通过74BCT8373与STA400芯片对系统的测试功能进行了验证。实验结果表明,该系统测试简单,测量准确。该测试系统的研究设计为下一步进行混合电子系统机内测试设计奠定了基础。     

单输入双输出降压型DC-DC电源设计

完成了一种单输入双输出降压型DC-DC直流电源电路的设计。该设计是在TPS40平台上完成的。运用计算机仿真技术电路进行了验证测试。根据设计要求,设计电路选用TPS51020为控制芯片。利用计算机仿真技术,设计给出了电路原理图和元件参数。在设计平台上,进行了电路相关数据分析,进行了在不同输入输出状态下电源转换效率分析,对电路在闭环状态下的幅频相频特性进行了分析。该设计的参数和性能可以通过平台进行调整,获得满足电气性能要求的电源电路。     

高效率集成电路测试芯片设计方法

对生成测试芯片效率进行研究,提出了一种采用版图编辑器作图和批量参数化建模设计方法。缩短了设计周期,降低了设计难度。依据该方法,开发了一套针对工艺开发包的测试芯片,实验结果验证了其高效性。     

体域网基带验证平台设计与实现

测试验证是SoC设计过程中的重要步骤,针对穿戴式体域网基带SoC在验证中的测试向量复杂、射频可靠性要求高、结果多样化等挑战,设计并实现了体域网基带测试验证平台。在硬件设计上,采用高集成度FPGA(Altera Cyclone Ⅲ)、射频芯片(MAX2837)和混合信号前端芯片(MAX19712),提高了系统的可靠性;在软件上,设计了体域网数据流状态机,对体域网基带自动加载多种速率的数据流,验证其对多种健康信息的服务质量(QoS)。该验证平台已经针对自主开发的IEEE802.15.6基带进行了大量的测试验证工作,主要指标满足体域网基带芯片的验证需求,同时也可以扩展应用到其他近距离无线通信芯片的设计验证应用中。     

LTE和LTE-A通用射频测试方案设计要点及实际应用

从网络设备生产商的角度来看,不管是设备的生产阶段还是研发阶段均应通过信号分析设备和矢量信号源的方法测试直放站和基站等系统。而从终端厂商和芯片生产商的角度来看,在设备的研发之初,也需要营养信号分析仪和矢量信号源。由此可见,信号分析仪和矢量信号源可以作为普通射频测试仪,并在LTE和LTE-A通用射频测试中得到了广泛使用。本文就对LTE和LTE-A通用射频测试方案的设计要点及其实际使用方法进行了分析。     

一个适于形式验证的ATPG引擎

自动测试产生(ATPG)不仅应用于芯片测试向量生成，也是芯片设计验证的重要引擎之一．提出了一种组合电路测试产生的代数方法，既可作为组合验证的ATPG引擎，又可用于通常的测试产生．该算法充分发挥了二叉判决图(BDD)及布尔可满足性(SAT)的优势，通过启发式策略实现SAT算法与BDD算法的交替，防止因构造BDD可能导致的内存爆炸，而且使用增量的可满足性算法，进一步提高了算法的效率．实验结果表明了该算法的可行性和有效性．