“存储+逻辑”3D集成电路的硅通孔可测试性设计

为了缩短硅通孔的测试时间,针对符合JESD229和IEEE1149.1边界扫描协议的"存储+逻辑"3D集成电路,提出一种硅通孔可测试性设计.首先在逻辑晶片上增加控制模块,用于控制存储晶片的边界扫描链;然后通过修改逻辑晶片上原有边界扫描链结构,实现串联和并联2种与存储晶片边界扫描链连接的模式;最后在逻辑晶片上增加寄存器,以保存测试过程所使用的配置比特,控制整体测试流程.实验数据表明,该设计仅比原有的IEEE1149.1边界扫描电路增加了0.4%的面积开销,而测试时间缩短为已有工作的1?6.     

边界扫描技术在VLSI电路设计中的应用研究

边界扫描技术（BST）是一种新型的VLSI电路测试方法,但在扫描链路的设计中如何将不同厂家、不同型号、不同工作电压的BS器件实现JTAG互连,如何将边界扫描测试、在线编程和仿真结合起来一直是一个亟待解决的问题;为解决上述问题,在大规模集成电路设计中采用逻辑可编程扫描链方法,利用边界扫描技术对电路板进行测试,实验证明采用逻辑可编程扫描链方法可有效的解决测试与在线编程（或在线仿真）的兼容问题。     

基于单片机的边界扫描实验系统的设计与实现

为了将边界扫描技术构架更好地应用于电路可测性设计中,在介绍边界扫描结构、测试基本原理的基础上,提出了运用单片机模拟边界扫描时序,控制被测电路进入相应边界扫描状态的方法;利用模拟开关控制整体扫描链路的转换,同时结合现有CPLD下载电路,完成了被测电路核心逻辑、外围管脚的设置,最后实现了基于IEEE1149.1测试访问门和边界扫描结构标准的边界扫描实验系统;实验系统可以完成IEEE1149.1的所有边界扫描测试,并具有实现简单、操作灵活等特点。     

可测试性设计技术在一款通用CPU芯片中的应用

可测试性设计(Design-For-Testability,简称DFT)是芯片设计的重要环节,它通过在芯片原始设计中插入各种用于提高芯片可测试性的硬件逻辑,从而使芯片变得容易测试,大幅度节省芯片测试的成本。文中介绍了在一款通用CPU芯片的设计过程中,为提高芯片的易测性而采取的各种可测试性设计技术,主要包括扫描设计(ScanDesign)、存储器内建自测试(Build-in-self-test,简称BIST)以及与IEEE1149.1标准兼容的边界扫描设计(BoundaryScanDesign,简称BSD)等技术。这些技术的使用为该芯片提供了方便可靠的测试方案。     

基于AltiVec技术的短向量单元双发射策略的研究

Alti Vec技术是Motorola为了在其PowerPC架构的通用处理器上实现多媒体处理功能而采用的短向量技术,Longtium R微处理器是西北工业大学航空微电子中心自主研发的高性能32位PowerPC架构微处理器;提出了一种利用Tomasulo算法实现支持Alti Vec技术的短向量双发射调度机制,研究了该短向量的发射策略,重命名寄存器和保留站的设计等,并进行了仿真;结果显示,该双发射短向量单元的IPC平均可达1.2,提高了指令的并行执行效率。     

基于网络的混合信号边界扫描测试系统的设计与实现

将边界扫描技术与网络技术结合,解决高密度电路系统特别是混合信号电路及复杂测试环境带来的测试问题,可实现远程测试与故障诊断;设计了一种基于网络的混合信号边界扫描测试软硬件系统,硬件部分设计了边界扫描测试控制器、网络接口电路并实现了硬件底层驱动程序,软件部分实现了边界扫描测试系统程序和网络接口功能函数;对被测电路进行测试验证,测试结果表明系统可完成混合电路的远程边界扫描测试,具有较好的应用前景。     

基于边界扫描技术的数字系统测试研究

介绍了支持JTAG标准的IC芯片结构、边界扫描测试原理以及利用边界扫描技术控制IC芯片处于特定功能模式的方法。针对IC芯片某种特定的功能模式给出了设计思路和方法,并用两块xc9572pc84芯片互连的PCB板为例进行设计分析和实验实现。通过实验实现,体现了边界扫描技术易于电路系统调试和方便系统设计的特点,且设计的系统控制逻辑简单方便,易于实现。     

基于边界扫描技术和TCL语言的簇测试设计

在边界扫描测试技术中,由BS器件和非BS器件主成的逻辑簇测试是研究的难点问题,文章介绍了高效、简明、移植性好的TCL语言.在深入研究边界扫描簇测试原理的基础上,以实现逻辑簇测试为目的,采用了TCL嵌入C++的方法实现测试用例的脚本化,完成了基于TCL语言的Cluster测试脚本设计;通过对数字电路实验板的测试结果分析,得到了使用TCL脚本语言与C++联合编程能够实现簇测试,并且可以提高边界扫描测试软件工作效率的结论,具有较好的应用前景。     

基于IEEE1149.1标准的边界扫描控制器的设计

为克服传统基于PC机的边界扫描测试系统所具有的独立性差,测试速度慢等缺点,从IEEE1149.1标准及边界扫描测试的功能需求入手,将边界扫描测试技术与SOPC技术相结合,提出了一种灵活、高效的嵌入式系统解决方案;该方案从IEEE标准及边界扫描测试的功能需求入手,设计了边界扫描测试系统的核心--边界扫描控制器,论文对该控制器的设计是采用自顶向下的模块化设计思想,VHDL语言描述实现;并将该控制器嵌入在具有Nios软核CPU的FPGA上,提高了系统设计的灵活性及边界扫描测试的速度;仿真结果表明该设计方案是正确可行的.     

基于USB总线的边界扫描测试主控系统的设计

分析了边界扫描测试技术的工作机制对测试主控系统的功能需求。提出了一种基于USB总线的低成本边界扫描测试主控系统的硬件设计方案;该系统以便携式计算机为平台,用FPGA实现JTAG主控器生成满足IEEE1149．1协议的边界扫描测试信号,并用普通的SRAM实现存储器共享;该系统可以对系统级、PCB级和芯片级集成电路进行边界扫描测试以及进行边界扫描测试的研究和实验;通过试验,系统性能满足设计要求。     

VxWorks下基于BSD Socket的网络通信

讨论了在嵌入式实时操作系统VxWorks下实现网络通信的方法。介绍VxWorks下的Socket函数集和使用客户一服务器模式进行Socket通信方法,最后给出了基于BSD Socket的网络通信程序的具体实现方法。     

Epilogue和BSD协议栈的实现机制的比较

协议栈是网络通信中最重要的软件部分,在数据交换中起着重要作用。对其进行研究分析有助于进行特定情况下的协议栈实现。文中对两种典型协议栈的实现方式进行比较,分析了两者在各个层次上的协议的实现,并比较其协议栈所占用资源,从而对其可靠性和进行二次开发的可能性进行研究,最后分析了这两种协议栈的实现方式的优缺点。两种协议栈的比较可为实现某种协议栈时提高其可靠性、可读性、可移植性提供有益参考。     

网络嗅探器Sniffer软件源代码浅析3:采用Libpcap库的通用设计

在BSD数据包过滤器（BPF）的基础上,对Libpcap库函数接口作了简单的介绍,并给出了采用ibpcap库的通用Sniffer设计实例,通过这一系列的文章介绍,希望能够阐明网络Sniffer软件的整体设计思路,对应用程序设计人员有所帮助。     

基于开源思想的网络构架

本文探讨了在资金投资有限且在稳定性、系统安全方面要求较高的条件下,利用开源技术提供一种新的解决方案。应用开源技术一方面可以节约购买软件的开支,另一方面可以减少维护成本,尽量避免由于漏洞、病毒所造成的企业内部大面积的网络瘫痪。     

BSD中IPv6实现方式与传输性能的分析

分析了IPv6在BSD中的实现机制,核心内容是比较在BSD中IPv4和IPv6的不同实现方式,并对内核IP协议栈中主要的函数如与UDP和TCP函数的变化,以及相关应用程序在处理上的变化进行了分析。最后对IPv6的传输性能作了测试和对比。     

对Unix应用系统实现监控的设计

阐述了采用两层客户机／服务器体系结构,利用BSD标准函数,WinSock控件,远程数据访问（RDO）方法,开发对Unix的应用系统的监控系统。     

EDA 工具的发展及使用

着重介绍了ＥＤＡ工具的发展，以及使用ＥＤＡ工具所应考虑到的几方面问题。     

太阳热水器水位控制的EDA实现

针对现有太阳热水器水位控制的不足之处,介绍一种智能型水位控制器,可以实现条件补水、强制补水及水满后自动停水的功能.采用VHDL硬件电路描述语言,利用EDA工具进行电路设计,通过了仿真测试,并给出了仿真波形.     

基于EDA技术进行数字电路设计的研究

随着科学研究与技术开发的市场化,采用传统的电子设计手段在较短的时间内完成复杂电子系统的设计,已经越来越难完成了.EDA （Electronics Design Automation）技术是随着集成电路和计算机技术的飞速发展应运而生的一种高级、快速、有效的电子设计自动化工具.本文介绍了EDA技术的主要特点和功能,并对将EDA技术引入到数字电路设计的工作方案进行了探讨.     

自适应元器件物理参数库的研究与开发

针对传统数据库的手工逐条录入方式不利于物理参数库快速扩充的问题,本文通过设计一异构EDA转换接口,将格式不同的设计文件转换为格式统一的中间文件,接着在读取分析中间文件内容的基础上,根据用户指定的同名器件添加方式快速完成元器件的自动非重复添加,由此开发了一个独立于EDA设计环境的自适应元器件物理参数库.