中芯国际和新思科技携手推出Reference Flow4．0

全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技公司与中国内地最大的芯片代工企业中芯国际集成电路制造有限公司日前宣布,将携手推出全新的65纳米RTL-to-GDSII参考设计流程4．0（Reference Flow 4．0）。作为新思科技专业化服务部与中芯国际共同开发的成果,该参考流程中增加了Synopsys Eclypse ^TM低功耗解决方案及IC Compiler Zroute布线技术,     

中芯国际和新思科技携手推出Reference Flow4．0

新思科技公司与中国内地芯片代工企业中芯国际集成电路制造有限公司将携手推出全新的65nm RTL-to-GDSII参考设计流程4.0（Reference Flow 4.0）。作为新思科技专业化服务部与中芯国际共同开发的成果,该参考流程中增加了Synopsys Eclypse低功耗解决方案及IC Compiler Zroute布线技术,为设计人员解决更精细工艺节点中遇到的低功耗和可制造性设计等问题提供更多的可用资源。     

中芯国际和新思科技扩展40nm低功耗Reference Flow5．0

全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技公司,与世界领先半导体代工企业之一中芯国际集成电路制造有限公司今日宣布：从即日起推出其40nmRTL—to—GDSII参考设计流程的5．0版本。此款经过生产验证的流程借助Synopsys的完整工具套件,将多样化的自动化低功耗和高性能功能整合在其中,给中芯国际的客户带来了目前芯片设计所需要的差异化性能和功耗结果。     

新思科技借助纳米低功耗性能

新思科技公司与世界领先的半导体代工企业之一中芯国际集成电路制造有限公司（”中芯国际”，纽约证交所股票代码：SMI，香港联合交易所股票代码：981）日前宣布：从即日起推出其40nmRTL-to-GDSII参考设计流程5．0版本。此款经过生产验证的流程借助Synopsys的完整工具套件，将多样化的自动化低功耗和高性能功能整合在其中，给中芯国际的客户带来了目前芯片设计所需要的差异化性能和功耗结果。     

Synopsys和中芯国际合作推出65-nm到40-nm的SoC设计解决方案

全球领先的半导体设计、验证、和制造软件及知识产权（IP）的供应商新思科技有限公司和中芯国际集成电路制造有限公司宣布已正式提供用于中芯国际先进65-nm工艺的系统级芯片（SoC）综合设计解决方案。该解决方案将Synopsys丰富的DesignWare接口、模拟IP产品组合和其他基础性IP,通过可调参考流程与Galaxy TM实施平台集成在一起。     

中芯国际和新思科技扩展40nm低功耗Reference Flow 5．0

新思科技公司与中芯国际宣布,推出其40纳米RTL—to—GDSII参考设计流程的5．0版本。此款经过生产验证的流程借助Synopsys的完整工具套件,将多样化的自动化低功耗和高性能功能整合在其中,给中芯国际的客户带来了目前芯片设计所需要的差异化性能和功耗结果。     

新思携手中芯国际推65／40nm的SoC设计解决方案

新思科技有限公司和中芯国际集成电路制造有限公司近日宣布已正式提供用于中芯国际先进65-nm工艺的系统级芯片（SoC）综合设计解决方案。该解决方案将Synopsys丰富的DesignWare接口、模拟IP产品组合和其它基础性IP,     

新思科技与中芯国际携手推出增强型90纳采参考流程，以降低集成电路的设计和测试成本

中芯国际集成电路制造有限公司日前宣布,共同推出一个支持层次化设计及多电压设计的增强型90纳米RTL-to-GDsII参考设计流程。该流程受益于当前最先进的逻辑综合、可测性设计（DFT）和可制造性设计（DFM）技术,其主要特性包括：Design Compiler TM Ultra产品的拓扑综合（topographical synthesis）     

中芯国际采用Cadence数字流程

全球电子设计创新企业Cadence设计系统公司与集成电路晶圆代工企业中芯国际集成电路制造有限公司，近日共同宣布中芯国际已采用Cadence 数字工具流程，应用于其新款SMICReferenceFlow5．1，一款为低功耗设计的完整的RTL—GDSII数字流程。Cadence流程结合了先进功能，以帮助客户为40纳米芯片设计提高功率、性能和面积。     

中芯国际与Cadence合作面对混合信号设计与制造挑战

Cadence宣布与中芯国际（SMIC）合作,开发一种兼容最新版Cadence Virtuoso定制设计平台的混合信号参考流程与工艺设计工具包（PDK）。该参考流程与PDK面向使用混合信号芯片进行SMIC 0．13微米工艺设计的共同客户。这种解决方案将有助于促进模拟混合信号设计,满足不断发展的消费电子、网络与无线设备市场需求。     

中芯国际为杭州国芯制造生产之芯片赢得“重大技术发明奖”

上海1月18日电—由杭州国芯科技有限公司（数字电视及消费类电子终端产品的集成电路设计、开发与销售公司）设计，采用中芯国际（中国及世界领先的集成电路代工厂之一，以下简称“中芯国际”，纽约交易所：SMI；香港联交所：0981．HK）的0．18μm混合信号技术制造生产的卫星数字电视信道接收芯片GX1101，近日荣获第五届中国国家信息产业“重大技术发明奖”殊荣。     

Synopsys和中芯国际合作推出65nm～40nm的SoC设计解决方案

<正>全球领先的半导体设计、验证和制造软件及知识产权(IP)的供应商新思科技有限公司和中芯国际集成电路制造有限公司11月15日宣布已正式提供用于中芯国际先进65nm工艺的系统级芯片(SoC)综合设计解决方案。该解决方案将Synopsys丰富的Design Ware(?)接口、模拟IP产品组合和     

灿芯半导体研发出基于中芯国际0．11微米和0.13微米工艺的USB2．0OTGPHY

灿芯半导体（上海）有限公司（以下简称“灿芯半导体”）日前宣布基于中芯国际集成电路制造有限公司（简称“中芯国际”）的0．11微米和0．13微米工艺平台成功开发了USB2．0物理层设计（PHY）,该设计为采用USB2．0的器件提供了尺寸更小、性能更好以及更经济的解决方案。     

Eclypse推动低功耗设计技术广泛应用

新思科技（Synopsys）发布了Synopsys Eclypse低功耗解决方案。该方案包含验证、执行和sign—off等工具,以及低功耗芯片开发IP、方法和服务方案,使之成为一项精简的、易于使用、并涵盖设计过程每个阶段的低功耗工作流程。     

Synopsys和华虹NEC合作推出低功耗参考流程3.0

全球领先的半导体设计、验证和制造软件及知识产权(IP)供应商新思科技有限公司,以及中国大陆领先的IC代工服务供应商上海华虹NEC电子有限公司(HHNEC)今日宣布:即日起推出130纳米参考流程版本3.0。该参考流程是Synopsys和华虹NEC共同合作的结晶,它将Synopsys EclypseTM低功耗解决方案加入到之前为设计师所提供的各种参考流程之中。     

混合信号设计工具包

Cadence设计系统公司与中芯国际公司合作,开发出一种兼容最新版Cadence Virtuoso定制设计平台的混合信号参考流程与工艺设计工具包（PDK）。该参考流程与PDK目前已经推出,面向使用混合信号芯片进行SMIC 130nm工艺设计的共同客户。这种混合信号参考流程基于SMIC的130nm混合模式、射频PDK与Cadence Virtuoso和可制造性设计技术。     

新思科技与中芯国际合作推出DesignWare USB 2.0 nano PHY

<正>全球半导体设计制造软件和知识产权领先企业新思科技有限公司和全球领先的半导体制造商中芯国际集成电路有限公司于5月18日宣布开始提供用于中芯国际65nm低漏电     

Cadence低功耗、高端节点数字技术应用于SMIC40纳米参考流程

Cadence日前宣布，中芯国际（SMIC）推出一款采用CadenceEncounter数字技术和SMIC40纳米生产工艺的低功耗、高端工艺节点Ic设计参考流程。     

混合信号参考流程与工艺设计工具包

Cadence设计系统公司与晶圆厂中芯国际公司合作开发一种兼容最新版Cadence Virtuos定制设计平台的混合信号参考流程与工艺设计工具包（PDK）。该参考流程与PDK目前已经推出，面向使用混合信号芯片进行SMIC130nm工艺设计的共同客户。这种混合信号参考流程基于SMIC的130nm混合模式、射频PDK与Cadence Virtuoso和可制造性设计技术。     

中芯国际和Cadence共同推出用于65nm的低功耗解决方案Reference Flow 4．0

电子设计企业Cadence设计系统公司宣布推出一款全面的低功耗设计流程,面向基于中芯国际65nm工艺的设计工程师。该流程以Cadence低功耗解决方案为基础,通过使用一个单一．全面的设计平台,可以更加快速地实现尖端、低功耗半导体产品的设计。