一种高性能超低功耗亚阈值基准电压源

设计了一种超低功耗、无片上电阻、无双极型晶体管的基于CMOS亚阈值特性的基准电压源。采用Oguey电流源结构来减小静态电流,从而降低功耗,并加入工作于亚阈值区的运算放大器,在保证低功耗的前提下,显著提高了电源电压抑制比。采用1.8 V MOS管与3.3 V MOS管的阈值电压差进行温度补偿,使得输出电压具有超低温度系数。采用共源共栅电流镜以提高电源电压抑制比和电压调整率。电路基于SMIC 0.18 μm CMOS工艺进行设计和仿真。仿真结果表明,在－30 ℃~125 ℃温度范围内,温漂系数为9.3×10－6/℃;电源电压为0.8~3.3 V时,电压调整率为0.16%,电源电压抑制比为－58.2 dB@100 Hz,电路功耗仅为109 nW,芯片面积为0.01 mm²。     

一种超低温漂低功耗全CMOS基准电压源

提出了一种超低温漂、低功耗亚阈值全CMOS基准电压源。利用工作在亚阈值区的3.3 V MOS管与1.8 V MOS管的栅源电压差,产生具有负温度系数的ΔVTH和具有正温度系数的VT,经过相互调节,得到与温度无关的基准电压。采用了共源共栅电流镜,以降低电源抑制比(PSRR)和电压调整率。基于SMIC 0.18 μm CMOS工艺对电路进行了仿真。仿真结果表明,在-22 ℃~142 ℃温度范围内,温度系数为2.8×10-6/℃;在1.3~3.3 V电源电压范围内,电压调整率为0.48%;频率为100 Hz时,PSRR为-62 dB;功耗仅为191 nW,芯片面积为0.005 mm²。     

一种带电流补偿结构的带隙基准源

为了进一步减小基准电压源的温度系数,针对传统的基准电路无法补偿BJT管高阶系数温漂影响的问题,提出了一种带电流补偿结构的带隙基准源。补偿电路结构采用双支路提供不同温度系数的补偿电流的方式,用于调节基础结构在不同温度段产生的温漂。另外根据补偿原理进行结构的改进,提出两种设计结构的优化结果,同时使用电阻修调结构矫正不同工艺角下的电压温度漂移。电路采用0.18μm BCD工艺实现。仿真结果表明,该带隙基准源在-55～+125℃温度范围内,最大输出基准电压变化为0.2394 mV,温度系数为1.078×10^-3/℃,10 Hz频率时电源抑制比-77 dB。使用蒙特卡洛方法进行仿真,其失调电压平均值为1.5667 mV。已应用于某一高精度的数模混合电源芯片中。     

一种全MOS低温漂电压基准源的研究

通过利用改进型低压Tracking-VGS结构的栅源电压差ΔVGS,对NMOS晶体管的阈值电压进行补偿,提出一种全MOS低温漂电压基准源结构,获得了电源抑制特性较好的低温漂基准电压。基于2.5V65nm标准CMOS工艺,对电路进行HSPICE仿真验证。结果显示:在-40℃～125℃温度范围内,基准电压为1.1V,温度系数为1.6×10-5/℃,电源抑制比为-51dB。     

一种低温度系数高电源抑制比带隙基准

提出了一种基于基极电流补偿的具有低温度系数和高电源抑制比的带隙基准电压源结构,通过消除三极管基极电流对基准输出电压温度系数的影响,有效降低了基准的温漂系数,同时通过自偏置电流镜结构和滤波电容提高了基准在全频段的电源抑制比(PSRR)。Cadence中利用TSMC 0.18μm工艺进行的仿真结果表明,在-55~125℃的温度范围内,得到9.1×10~(-6)/℃的温漂系数,低频时的电源抑制比达到-80 d B。     

应用于低功耗型专用集成电路的超低功耗高电源抑制比电压基准源

介绍一种超低功耗、无片上电阻的带隙基准源。该带隙基准源主要用于低功耗型专用集成电路。采用Oguey电流源结构来减小静态电流,以降低功耗;采用共源共栅电流镜以提高电源电压抑制比和电压调整率。电路基于SMIC 0.18-μm CMOS工艺进行设计并流片。测试结果表明,在温度范围25℃-100℃内,温漂系数为66 ppm/℃,电源电压范围为1.8V - 3.3V时,电压调整率为0.9%,在100 Hz时,电源电压抑制比为-49 dB。电路功耗仅为200 nW,芯片面积为0.01 mm2。该电路可作为低功耗专用集成电路里的基本模块。     

一种新型低温漂带隙基准源的分析与设计

本文提出一种高电源抑制比、低温漂和版图面积较小的CMOS带隙基准电压源。该基准采用T型结构的核心电路来减小电路中用来产生负温度系数电流的电阻,进而减小电路的版图面积。电路采用SMIC 0.18μm CMOS工艺进行设计,设计的电路只采用一阶温度补偿,在Cadence Spectre环境下仿真结果表明在0-100℃的范围内温漂系数为1.4ppm/℃。     

低温漂系数共源共栅CMOS带隙基准电压源

设计了一种低温漂系数的共源共栅CMOS带隙基准源,采用自偏置共源共栅结构,提高了电路的电源抑制比,降低了电路的工作电源电压。采用不同温度下从输出支路抽取不同值电流的电路结构,在低温段抽取一个正温度系数电流,在高温段再注入一个较小值的正温度系数电流,达到降低温漂系数的目的。在0.5 μm CMOS工艺下,Cadence Spectre电路仿真的结果表明,温度特性得到了较大改善,在-35℃～125℃温度范围内,带隙基准源的温漂系数为1.5 ×10-6 /℃,电源抑制比为65 dB。     

一种高性能带隙基准的电源抑制比的优化

基于sime 0.18 μm工艺,电源电压3.5V,设计了一种具有低温度系数和高电源抑制比的带隙基准电压和电流.在cadence平台上仿真结果表明在-40 ～ 85℃度的温度范围内其温漂系数为4.57 ppm/℃,为提高其电源抑制比提出改为共源共栅结构,增加电压加法器和增加预稳压电路.     

低温漂高PSRR的二阶补偿带隙基准源设计

设计了一种线性补偿低温漂高电源抑制比带隙基准电压源电路。带隙基准核心电路采用三支路共源共栅电流镜结构,提高电路电源抑制比。补偿电路采用分段补偿原理,在低温阶段,加入一段负温度系数电流,在高温阶段,加入一段正温度系数电流,通过补偿,使带隙基准输出电压的精确度大大提高,达到降低温度系数的目的;同时电流镜采用共源共栅结构,不仅提高电路的电源抑制比,而且可以抑制负载对镜像晶体管电压的影响。基于0.5 μm CMOS工艺,使用Cadence Spectre对电路仿真,结果表明,在-50~+125℃温度范围内,基准输出电压的温度系数为2.62×10-6/℃,低频时的电源抑制比(PSRR)高达88 dB。