数字倍频电路

图中所示的电路利用输入信号的两个边沿倍频数字信号。输入信号每一次跳变使异或门IC_1输出一个脉冲,该脉冲经缓冲器IC_(2c),IC_(2B)作为IC_3的时钟信号。若去掉电容C1,电路输出窄脉冲信号,加上电容C1,对给定频率的输入信号,可得到所要求的占空比的输出信号,     

时钟相互比对简法

两只引自同一来源的时钟可用这里介绍的简单电路进行相互比对核实。如果时钟的频率和相位不一致,电路就产生中断信号。 电路由两块74HCT161 4位二进制计数器U1和U2组成,其计数输出端连至74HCT86异或门U3A。 待核实的时钟CLK1连至4位计数器之一,参考时钟连至另一只4位计数器,两时钟来自同一源。     

利用信号边缘对D触发器置位和清零

D触发器的置位和清零(S,C)端是以电平方式工作的。图所示电路,可以用信号的变化,使D触发器置位或清零。本例中D触发器IC_(1A),产生一个正跳变输出,表示缓冲器满。外部信号XFERIN及XFER OUT分别表示装入不装入(图中未标出)。但这两个信号不能直接控制D触发器IC_(1A)的状态,按图所示在电路中加入另一个D触发器IC_(1B)后,XFER IN由低电平到高电平跳变     

新颖应用电路·实用电路集

在二进制计数器输出端加上适当的译码电路就可构成一个有限状态时序器。用固定频率时钟信号驱动计数器能产生周期相同的输出状态。图中所示电路,是在不同时间间隔产生输出状态的电路。在许多应用场合中用到这种电路。     

输出频率差的电路

图中所示电路的输出脉冲重复频率等于两个输入脉冲重复频率F_0,F_1之差,这里F_1相似文献   

用一个放大器做成的触发电路

图1(a)所示的简单电路可把一台放大器转变成一个单触发电路。在加电之后,我们假定IC_1的输出电压为高电平。于是,C_1两端的电压增加,直到它大于IC_1正向输入端上的电压为止。在这一时刻,IC_1的输出电压变为低电平。     

将脉冲信号转换为正弦信号

图中所示电路可以将脉冲信号(或正弦信号)转换为频率是输入信号频率1/32的正弦信号。改变V_(2N)的频率,可得到的输出范围是:10~7:1,即100KHz到小于0.01Hz,其输出类似于5-bit的D/A转换器。计数器IC_1产生二进制代码,变化范围为00000～11111,输出端的运算放大器将异或门的输出(电源电压V_(DD)或地)根据电阻R_1列R_4的值进行加权。例如,16进制计数器其代码在     

一种简单的测速电路

图中所示的测速电路仅需一片IC(除计数器外),其精度可达到以前介绍的三片IC的电路精度并且消除了游移现象。标准的轴旋转码盘A和B通道产生与轴旋转同频的方波信号。A的相位超前或滞后于B90°,其取决于旋转方向。为了获得最大分辨率,测速电路必须计数A和B信号每一次状态变化,输入的每一次变化在IC_(1A)输出端产生一次状态变化,并在IC_(1c)的输出端产生1μs的负跳变,时钟脉冲的正跳变沿使计数器加或减计数。加或减由轴旋转方向确定。一般选择R_1C_1时间常数大约是R_2C_2乘积的二倍,以保证与时钟脉冲正沿有关的加/减计数信号有一适当的建立时间和保持时间。IC_(1c)产生与IC_(1A)正或负变化相同周期的时钟脉冲,满足了定时要求。     

同步脉冲触发比较器消除误差

大家知道,精密Ａ／Ｄ转换需要脉冲触发比较器。右图ａ为与时钟信号同步的脉冲触发比较器。这个同步比较器可消除输入信号经过上、下限阈值时,因无同步时钟脉冲引起的（竞争）失误。当输入信号上升到上限阈值以上时,比较器ＩＣ１Ａ负跳变使ＩＣ２Ａ置高电平输出,当输入信号下降到下限阈值以下时,比较器ＩＣ１Ｂ产生负跳变,使ＩＣ２Ａ清零置低电平输出（见图ｂ）。ＩＣ２Ｂ为时钟同步Ｄ触发器,其特点是输出比输入延迟一个时钟周期。显然,为了能使比较器稳定可靠地工作,同步时钟信号频率必须比输入信号频率适当地高一些。同步脉冲触发…     

锁相环式频率合成器的频率控制电路

这里报导的几种控制电路可以决定锁相环的上、下频限和离散的连续频段的个数。在控制电路中,锁相环的除 N 计数器接在 BCD(二一十进制加法器)加法器的输出端,BCD 的第一组输入接在 BCD 开关上,用以决定合成器输出信号的频率下限。扫描时钟电路驱动的十进计数器接在加法器的另一组输入端,可以有选择地递增除 N 计数器的 N。用可编程序的逻辑电路监控十进计数器的输出信号以控制离散频段的个数。另一个可编程序的逻辑电路监控 BGD 加法器的输出以控制合成器输出信号的频率上限。此外 BCD 加法器加上转换开关就能输出更多的频段数。     

译码器作为信号源的应用

译码器在数字系统中有着广泛的应用,笔者在门电路测试仪中,将译码器作为测试信号源应用。下面作一介绍。我们知道,作为门电路的功能测试,其测试信号有下述特点: 1.对于与门(与非门、异或门),依次给输入端加“0”信号,其余输入端加“1”信号,若门电路输出为低电平(高电平),说明输入端无开路故障,否则,说明输入端有开路故障;如果门电路所有输入端都加“1”信号,若输出为高电平(低电平),说明输入端无短路故障,否则,输入端有短路故障。 2.对于或门(或非门),依次给输入端加“1”信号,其余输入端加“0”信号,若门电路输出为高电平(低电     

高速锁相环频率合成器在数字可变频标中的应用（下）

(三)双模前置分频器 IC_(17)(MC12013P)是一个高速前置(预)分频器。其典型工作频率为600MHz,具有除10/11等功能。内附V_(BB)参考源,并为时钟提供了缓冲输入。它与IC_(16)(MC12014P)计数控制逻辑电路及IC_(6,5,4,3,2)可编程十进计数器配用,就构成了高速吞脉冲程序分频器,成为频率合成器中的一个重要组成部分,也即是数字可变频标的心脏部分。下面叙述其工作原理。如图5所示,该分频器由除5/6、除2和E-T转换器三个功能单元组成。其中除5/6分频器是由三个D触发器构成,除2电路是将另一个D触发器中的Q和D端相连而构成的,即为T触发器;E-T转换电路如图6所示。因为信号经双模数前置分频器分频后就变成中(低)速信号,所以TTL型的可变程序分频器就可     

基于PROTEUS数字频率计的设计

该数字频率计主要由74系列集成电路组成，它除具有基本的计频功能外，还具有对信号进行放大整形、选择时基信号，自动清零，自动换挡等功能。将待测频率的信号加入到信号输入端，与时基信号经闸门电路送入低位计数器的脉冲端开始计数，利用时基信号的下降沿经反相器去控制锁存器74HC273，将信号馈存，并用时基信号的低电平去给计数器清零，达到了很好的效果，以此实现计数．清零，换挡的功能。并通过Proteus仿真软件验证了设计的正确性。     

1000倍的倍频电路

用10片4000系列CMOS逻辑电路和几个无源器件就可构成对低频数字信号多倍频的电路.文中所示电路的输出信号频率为f_(ouT)=600f_(IN),这里600是由3个4018组成的n分频器设置的.振荡器IC_(IC)给该计数器提供250KHz的计数信号.4040二进制计数器在输入信号的每     

数控脉宽调制器

在本设计实例中,输出脉冲宽度的完整周期是输入时钟脉冲宽度的16倍。将输入时钟与一个二进制计数器相连（图1）,计数器的输出信号即可进入解码器。解码器通过扫描信号使得解码器的首个输出信号到达反相闸,然后再到达计数器。一旦到达计数器的信号从0变为1,然后又变回0,计数器的输出信号就会转变为1。多路复用器对即将导通的输出脉宽时间做了解码。多路信号分离器的首个输出信号对计数器的输出信号进行了设置,而下一个输出信号则清除了计数器的输出信号。多路复用器14067选择了清除信号。     

简单的看门狗

右图（ａ）所示的电路只用一个反相器Ｕ１Ａ即可构成一个看门狗,其输出为高电平有效的复位信号。如果需要低电平有效的复位输出,再加一个反相器Ｕ１Ｂ即可,图中所有的二极管均为ＩＮ９１４Ｂ。当电源上升到ＶＣＣ时,复位输出也变成高（见图ｂ）。通过调节Ｒ２,复位时间（ＲＥＳ）可从０．０１ｍｓ到１ｍｓ。然后复位信号变成低电平（ＴＰＲＧ）,通过调节Ｒ１可使ＴＰＲＧ时间从０．１ｍｓ到１ｓ。当程序正常运行时发出一个高电平的控制脉冲（ＣＯＮＴＲＯＬ）,使复位保持为低电平。如果程序不正常,复位将再次变为有效,系统会重新开…     

简易通用倍频器

本文的主题是研究怎样构成一个对数字钟信号输入进行倍频的简易电路,而且其倍频功能与输入频率无关。 倍频器的整个电路是以一个四异或门(XOR)为基础的,大家都知道,异或门的任何一个输入为1,而且只有一个输入为1,其余输入为零,则其输出为1。如果所有输入为1或所有输入为零,则其输出为零。我们可以用CMOS、CD4070B或TTL74386来制作倍频器,因为这二种器件是引脚兼容的四异或门集成电路。只要用一     

占空比可随启动和截止时间单独调节的宽频带振荡器

对时钟信号源的三项普通要求是:频率范围较宽,占空比能随着单独可调的T_(ON)和T_(OFF)时间而变化,以及具有和外部信号同步的能力。图1所示的门控振荡器,只要使用一个74LS123和几个无源元件,便能满足这三项要求。为分析本电路,我们首先假定单触发器IC_(IA)的输入端A接地。于是,IC_(IB)的正向Q输出将触发IC_(IA)的输入     

一种低成本光接收器的数据恢复电路的设计及FPGA实现

设计了一种利用FPGA的可编程输入延时单元(IDELAY)和锁相环输出同频多相时钟结合的4倍过采样高速时钟数据恢复电路。可在较低频率同步恢复4位并行数据,有效地增大带宽并降低了终端成本,并采用自动检测和判断的方法检测数据跳变边沿,消除了数据毛刺的干扰。     

在给定频率的两个信号下用于产生二进位信号的数字电路

为了在给定频率比率的二个信号下产生二进制信号，将第一个高频信号用于第一个上升计数器的记数输入，计数器的最大记数大于频率比率，通过一只解码器－－它具有一个表示全程计数的输出，一个表示频率比率计数前计数的计数输出和一个表示频率比率计数的输出，可监视在连续计数高量程中，第一个上升计数器记数所达到的值，其中连续计数包括频率比率记数和最大记数，第一个输出与电子闭合开关控制输入端相连；第二个输出与单稳态多谐振荡器的触发脉冲输入相连，第三个输出与电子开关的二个信号输入之一相连，而电子开关的另一个信号输入与闭合开关的输出相连，多谐振荡器的输出与升降计数器的升降控制输入连接，升降计数器的低计数输出和高计数输出分别与RS触发器的R输入和S输入耦合。振荡器的Q输出与开关的控制输入相接。当开关输出与第一个上升计数器的复位输入耦合时，最大计数锁定的第二上升计数器起始－复位输入与触发器的Q输出相连，第二个信号分别加到闭路接点的信号输入端及第二上升计数器的Q输出相连，第二个信号分别加到闭路接点的信号输入端及第二上升计数器和升降计数器的记数输入端，二进位信号出现在第二上升记数器的最大计数输出端。