用于SDH的38.88MHz压控石英晶体振荡器的研制

介绍了３８．８８ＭＨｚ压控石英晶体振荡器的原理、设计和性能。该振荡器由适当频率温度曲线的谐振率，变容二极管移相器，高性能的放大电路，波形转换电路等组成，振荡器具有高的稳定度，良好的调谐范围和占空比。     

石英振荡器的环境灵敏性

石英振荡器的频率，幅度和输出信号的杂波受到许多环境因素的影响。本文研究了温度，湿气，压力，加速度，振动，磁场，电场，负载和辐射对精度振荡器的灵敏性的物理学基本原理。石英振荡器对辐射的灵敏性是一个非常复杂的课题，人们还是不太熟悉的，因此，仅仅能讲述一般的结果。由于外界影响，不同型号振荡器的灵敏性是不同的，同是型号的振荡器中一个与另一个也不同。对于一个已给定型号振荡顺，一种参数的灵敏性常常与其他参数的值有关。对于上述参数，典型的灵敏性将被给出。     

ITTI时钟振荡器

AVX公司开发出系列馈通滤波器，用于高达5GHz的数字电路中的降噪应用。这些W2F4和W3F4系列馈通式阵列包括4个单元，带有公共地线连接，因此适于多线设计。该产品系列的结构决定了其具有很低的并联电感，可对所有需要满足SAE、FCC和IEC EMC要求的电路提供宽带EMI衰减。     

时钟和振荡器

高清／标清重复计时器，面向消费类和工业应用的实时时钟系列，用于开关稳压器的扩频时钟。[编者按]     

石英晶体振荡器频率稳定度的基本极限

本文评论精密体声波石英晶体振荡器的频率不稳定性，研究频率稳定性能够达到的极限和目前接近频率稳定度极限的程度，石英晶体振荡不稳定性因素有时间，温度，加速度，离子辐射，电磁场，湿度，大气压力，电源和负载阻抗，大多数基本极限是零或小至可以忽略，只有几种是有限的。本文预测了未来能够达到的向极限靠近的进展，提出能够极大地改进石英晶体振荡器频率稳定度的方法。     

时钟/振荡器

超低功耗实时时钟系列,小尺寸、低功耗实时时钟芯片.     

光纤通信SDH系统用石英晶体振荡器的研制

介绍了压控石英晶体振荡器的原理，设计特点和性能，针对光纤通信ＳＤＨ系统上的时钟频率源的基本原理和ＳＤＨ的网同步对网络单元时钟的要求，采有了适当频率温度曲线的谐振器，变容二极管移相器，高性能的放大电路，波形转换电路，振荡器具有高的稳定度，良好的调谐范围和占空比，当环境温度在０℃，到７０℃范围内变化时，作为网络单元时钟的压控振荡器的频率漂移优于±１ＰＰｍ，秒稳优于２．５×１０＾－９／秒。     

GPS校频的压控振荡器设计

提高压控振荡器（VCO）的频率稳定度和噪声抑制能力,是基于反馈控制原理与GPS驯服校频技术频标产生电路获得高稳定度、高准确率的标准频率信号的关键。综合差分对型VCO,LC型VCO的优点,研究压控振荡器的噪声与频率调节范围及稳定时间的关系,设计一种全差分结构的LC型压控振荡器（使用COMS电容阵列作LC元件）,具有较高的电源噪声和衬底噪声抑制能力。仿真结果表明,该压控振荡器的频率稳定时间短,准确度锁定在GPS标准的准确度上。     

SDH网络中自动选择最优时钟源的实现

介绍了一种时钟源选择控制方法,从而在SDH网络中各节点能自动选择最优时钟源,并实现时钟的同步。     

SDH微波传输中的同步时钟

介绍了广电SDH数字微波电路中时钟同步系统的设计方法。结合广州广电SDH数字微波电路的时钟同步系统方案提出了在实际设计中应该注意的问题,列举了同步时钟系统中常见的时钟配置电路;同时简要介绍了SDH微波传输电路同步时钟的类型、结构、原理等。     

三角弹性托架抗高冲击石英晶体振荡器

抗高冲击石英晶体振荡器一直是我国军事通信的弱点.该文主要介绍了面向精确打击和导弹目标跟踪中使用的抗高冲击石英晶体元件的研发过程,分析了3～50 MHz频率段抗冲击力在2 000～20 000 g系列石英晶体振荡器的研制过程.结果表明,成功地研制出了高性能的抗高冲击石英晶体振荡器,为我国该类产品的小型化、频率点扩展、生产批量化奠定了基础.     

CMOS石英晶体振荡器的设计与实现

石英晶体振荡器能够产生频率准确而稳定的振荡波形,广泛应用于对振荡频率要求较高的钟表、军工、通信等领域.文中主要从频域角度分析振荡器在低功耗、低起振电压要求下的参数设计问题,通过HSPICE仿真可知,设计的电路其频谱特性基本分布在32.768 kHz附近,这样有利于得到低电源电压和电流.最后结合1.5μmCMOS铝栅工艺进行了大量测试验证,结果令人满意.     

一种用于电子标签的低功耗高精度时钟电路设计

设计了一种适合射频电子标签的高精度时钟产生电路,在分析影响输出频率稳定性各因素的基础上,针对标签电路低功耗宽工作环境的要求,提出一种全CMOS结构带隙基准做偏置的电流受限型环形振荡器.全MOS自偏置PTAT迁移率和阈值电压互补偿带隙基准源的设计,使时钟电路受电源电压和温度的影响极小.全电路采用TSMC 0.18 μm CMOS工艺实现.HSpice仿真结果表明:电源电压为1.2～2 V,温度从-10～ 70 ℃变化时,带隙基准温度系数和电源电压抑制比分别为12 ppm/℃和59 dB,时钟稳定度在±2.5%以内,电路平均功耗仅为4 μw.     

华为SDH设备时钟ID在网络中的作用分析

通过分析各种网络结构下时钟ID所能起的作用．从而确认时钟ID在简单网络情况下可以避免定时自环．但在复杂网络条件下其作用基本丧失，仍需采取网络规划方法避免定时自环。     

一种VHF频段具有抗振性能的晶体振荡器的设计

描述了一个100.0 MHz的石英晶体振荡器的设计和性能,提出了一种在振动条件下获得较好相位噪声性能的方法。测试结果表明:在静止状态下,晶体振荡器的相位噪声为:-143.0 dBc/Hz@1 kHz,-156.8 dBc/Hz@10 kHz;在任一方向的随机振动条件下,晶体振荡器的相位噪声优于-137.4 dBC/Hz@1 kHz,-150.9 dBC/Hz@10 kHz。     

时钟偏斜补偿电路设计与实现

时钟系统的稳定性直接决定了在不同操作环境下时钟偏斜值的大小,并影响芯片的可靠性,因此讨论了时钟偏斜补偿电路的设计与实现技术,为提高时钟系统的稳定性并提高在不同操作条件下的可靠性,从电路设计、版图实现的角度采取了有效措施,有效提高了芯片的可靠性。