H.264标准中的CAVLC编码算法与FPGA实现

H.264视频编码标准在基本档次和扩展档次采用CAVLC（基于上下文的自适应可变长编码）熵编码方法,但标准并未给出详细的CALVC编码句法。从CALVC的解码原理出发,详细分析了H.264视频编码标准中的CAVLC编码算法,提出了一种应用于H.264标准的快速低功耗CAVLC编码器结构,给出了各个功能模块的详细设计原理与FPGA实现方法,并对较复杂的几个模块进行了算法和结构上的优化,降低了实现的复杂度。FPGA实验验证表明,该方案编码系统时钟可达100 MHz,能满足对高速、实时应用的编码要求。     

H.264/AVC中CAVLC编码器的硬件设计与实现

设计了一种H.264标准的CAVLC编码器,对原有软件流程进行部分改进,提出了并行处理各编码子模块的算法结构。重点对非零系数级(level)编码模块进行优化,采用并行处理和流水线相结合的结构,减少了cavlc编码的时钟周期,提供了稳定吞吐量。采用Xilinx公司VirtexⅡ系列的xc2v250 FPGA进行实现验证,最高时钟频率可达158.1 MHz,可满足实时编码H.264高清视频要求。     

基于H.264的立体视频编码方法

H.264是一种高效的视频编码压缩标准,它集中了以往标准的优点。基于H.264的高效编码压缩技术,文章研究了块基立体视频编码方法,并对基于H.264和基于H.263+的立体视频编码方案进行了编码效率的实验比较。实验结果表明,基于H.264的编码方案大大超过了基于H.263+的编码方案,是一种高效的立体视频编码压缩方案。     

基于H.264标准的视频传输技术

主要分析了先进视频编码技术H．264编码标准的特点和技术优势，介绍了基于H．264标准的视频传输系统的设计与实现过程。     

H.264/AVC的特点及其在视频监控中的应用

H．264／AVC是视频编码专家组(VCEG)和活动图像专家组(MPEG)联合制定的新的视频编码标准,其目的就是解决以往标准暴露出来的缺点。文章首先指出目前采用其他标准设计视频监控系统的不足,分析了H．264／AVC视频编码标准的特点,指出H．264／AVC适于视频监控应用的优势所在,最后重点阐述了H．264／AVC标准中分层编码技术和SP／SI帧技术在视频监控中的应用。     

基于H.264 的混沌视频加密系统

为了解决视频信息的安全问题,提出了一种基于视频编码标准H．264／AVC的混沌视频加密算法。利用流密码加密简单、运算速度快等优点,采用Logistic离散混沌序列对H．264／AVC标准的CAVLC（基于上下文的自适应变长编码）熵编码阶段的码流进行加密,并从算法的安全性、加密效率等方面进行分析。试验结果表明：该加密算法在保证视频内容信息安全性的前提下,不改变码流的结构,具有良好的实时性和快速性。     

多视点视频双向实时转码技术的设计与实现

目的 多视点视频编码标准－MVC是国际标准组织针对3D视频制定的编码标准,支持实时编码和兼容已有H.264标准是MVC应用推广迫切需要解决的问题。方法 本文基于拓扑排序,提出一种二维预测结构到一维参考序列的映射变换机制,利用已有的H.264编码单元技术,实现了MVC-H.264双向实时转码。结果 实验表明该方法能够兼容现有的H.264编解码器,支持高清MVC实时编码,并通过3D视频直播实际应用验证了方法的有效性。结论 本文给出了MVC与H.264标准间进行预测参考结构映射和码流转换的机制,无需设计专用芯片就能同时兼容H.264和MVC标准。     

视频通信技术的新突破

宝利通宣布首次在实时视频通信系统中支持H.264 High Profile标准,是一种领先的视频压缩技术宣布正式进入视频通信商用市场。虽然H.264标准已经是一个非常成熟且广泛采用的视频压缩标准,但目前在视频通信系统中普遍采用的还只是它的基本画质标准,称为H.264 Baseline Profile。而high profile标准则是在H.264体系中最高效的视频编码技术。例如,它采用了一种叫做文本自适应二进制算法编码CABAC技术,其编码效率大大高于采用UVLC(通用可变长编码)/CAVLC(文本自适应变长编码)的Baseline Profile标准。     

基于H.264的熵编码结构

Exp-Golomb和CAVLC是H.264引入的新的熵编码形式,通过引入上下文的方式,减少编码码流,提高鲁棒性。该文提出一种熵编码的硬件结构,采用全0子块探测,双RAM结构,流水线技术,以及通过计算代替查找表的方法,加快编码过程,同时减少硬件的复杂度。FPGA综合结果显示,关键路径为11.449 ns,系统时钟最高支持到87.346 MHz。     

基于H．264标准的混合编码算法分析

H.264标准是ITUT/VCEG和ISO/MPEG委员会联合制定的视频通信新编码标准,它在继承现有混合编码视频标准分块变换、运动估计/补偿、量化和熵编码等成熟技术的基础上,还采用了多种新技术,保证了编码的有效性。本文介绍了最新H.264标准中的差分编码、块匹配运动预测法、归一化准则、可变尺寸块运动补偿、多假设运动补偿。最后,对运动补偿中不同的块大小编码方法进行了实验分析,实验结果表明:对于通常视频内容,选择8×8及更大的分块模式、1/4像素运动补偿精度和混合编码,能够获得最经济的压缩效果。     

H.264/AVC中CAVLC解码器IP核的设计

CAVLC（Context-Adaptive Variable Length Coding,基于上下文的变长变码）是H.264/AVC的熵解码模块,其性能优劣直接影响H.264/AVC 解码器的性能。在现有的CAVLC解码器基础上,提出了一种基于FPGA的CAVLC解码器的体系结构,采用分散控制的策略,简化了设计,对CAVLC的部分解码模块作了改进,并设计了并行化寄存器组,适于后续快速反量化反变换模块的设计。通过在Altera公司的QuartusII5.0进行综合并在ModelSim6.1下进行时序仿真可知,该设计至少能够满足H.264标准BaseLine档次、级数（Level）3.0的要求。     

实时高清H.264编码中CAVLC的流式实现

CAVLC是H.264中熵编码的一种重要实现方式,具有可挖掘的数据级并行特征,但同时具有较强的串行特点。本文分析了CAVLC的程序特征,提出了CAVLC的流式实现方法,并在流处理器STORM-1上进行了实现。实验结果表明本方法能够满足实时高清H.264编码的性能需求。     

H.264熵解码器的研究与实现

在H.264/AVC标准中,基于上下文的自适应可变长编码(CAVLC)解码算法的复杂度较高。为此,提出一种基于熵解码算法的新型熵解码器,在对视频压缩码流实现熵解码的过程中,引入并行处理方式,并改进二叉树法。通过采用QuartusⅡ7.2版环境波形仿真和FPGA硬件实现方法进行实验,结果表明该熵解码器在硬件资源节省和解码速度方面具有较好的性能。     

高效的CABAC熵编码器体系结构

CABAC是H.264/AVC视频压缩标准主要档次中采用的熵编码机制,其压缩效率比基本档次采用的CAV-LC高20%.由于其中的上下文管理和算术编码需要进行很多存储器访问和ALU操作,CABAC计算复杂度较高,在传统的可编程器件中实现效率较低.本文设计实现了一种七级流水的CABAC熵编码器体系结构,通过将上下文存储器访问、算术编码和正规化、码流输出等任务均衡地分配到七栈流水线中,可以高效地进行二进制算术编码,最终实现每个节拍处理一个二进制符号.采用Verilog HDL语言实现该体系结构的RTL级模型,模拟结果显示其编码结果和JM10.2完全一致;在0.13μm CMOS标准单元工艺典型条件下进行综合,提出的流水线结构工作频率可以达到1.2GHz,从而可以满足RDO模式下SIF格式视频和非RDO模式下HD视频的熵编码需求.     

H.264/AVC解码芯片验证系统及验证策略

H.264/AVC视频编码标准是目前应用广泛的视频压缩标准,具有压缩比高、算法复杂等特点,给视频解码系统的设计和验证带来了挑战。文中基于一款H.264/AVC解码芯片架构,针对H.264/AVC视频解码系统的复杂性,构建了验证系统,提出多形式、分层次的验证策略,在解码芯片设计实现的各个阶段实施验证。根据RTL虚拟仿真、FPGA原型和后仿真等验证手段的特点,分别规划不同阶段的测试激励,形成基于H.264/AVC解码芯片的验证项策划,对类似H.264/AVC解码器的验证工作具有一定的帮助。     

H.264视频解码IP核的设计与实现

设计了一种基于FPGA高效并行结构的H.264视频解码IP核,提出了优化遍历查表的CAVLC熵解码设计方案,并详细介绍了全流水线并行运算结构的反量化反DCT变换模块和帧内预测模块的硬件实现。设计通过Altera公司Stratix Ⅱ系列的EP2S60F672C5ES平台验证,在最高时钟频率82 MHz下能以50 f/s的速度解码分辨率为320×240的灰度图像,在速度、功耗、成本、可移植性等方面都具有独特的优势和良好的发展空间。     

High-throughput CAVLC architecture for real-time H.264 coding using reconfigurable devices

One of the encoding methods offered by H.264 AVC is context-based adaptive variable length coding (CAVLC). This paper presents a high-throughput hardware implementation of the CAVLC encoder. A dual-coefficient scanning phase is investigated and modified to improve the speed of the encoding phase. This improved scanning solution determines all the required data for the encoding phase to be completed in a minimized and constant number of clock cycles. In addition, an algorithmic approach for encoding levels is exploited to reduce hardware resource requirements. The modified scanning phase approach offers significant throughput capabilities for CAVLC: at 200 MHz, the architecture is capable of encoding 1,080 p video files at 95 fps.     

一种高效CAVLC编码结构的VLSI设计实现

CAVLC是H.264/AVC标准新引入的一项重要特性。通过对已有游程编码结构的分析和改进,提出了一种可满足H.264/AVC实时编码应用的高效CAVLC编码结构。该结构采用优化的数据处理顺序,提高了系统的吞吐率。同时利用算术结构设计代替查找表所需的ROM,降低了设计的硬件成本。在133 MHz频率约束下采用0.18 um工艺的综合结果表明,所需的逻辑门数为13 114,以较少的逻辑资源实现了HD1080@30fps的实时处理.