一种新颖的应变Si沟道 pMOSFET制作技术

在应变Si沟道异质结场效应晶体管(HFET)制作过程中,引入分子束外延(MBE)低温Si(LT-Si)技术,大大减少了弛豫SiGe层所需的厚度.TEM结果表明,应变Si层线位错密度低于106cm-2.原子力显微镜(AFM)测试表明,其表面均方粗糙度小于1.02nm.器件测试结果表明,与相同条件下的体Si pMOSFET相比,空穴迁移率提高了25%.     

一种新颖的应变Si沟道pMOSFET制作技术

在应变Si沟道异质结场效应晶体管（HFET）制作过程中，引入分子束外延（MBE）低温Si (LT-Si）技术，大大减少了弛豫SiGe层所需的厚度. TEM结果表明，应变Si层线位错密度低于1E6cm-2.原子力显微镜（AFM）测试表明，其表面均方粗糙度小于1.02nm.器件测试结果表明，与相同条件下的体Si pMOSFET相比，空穴迁移率提高了25%.     

基于应变Si/SiGe的CMOS电特性模拟研究

提出了一种应变Si/SiGe异质结CMOS结构,采用张应变Si作n-MOSFET沟道,压应变SiGe作p-MOSFET沟道,n-MOSFET与p-MOSFET采用垂直层叠结构,二者共用一个多晶SiGe栅电极.分析了该结构的电学特性与器件的几何结构参数和材料物理参数的关系,而且还给出了这种器件结构作为反相器的一个应用,模拟了其传输特性.结果表明所设计的垂直层叠共栅结构应变Si/SiGe HCMOS结构合理、器件性能提高.     

Si_(1-x)Ge_x/Si多层异质外延结构的研究

对制作的 Ｓｉ１－ｘＧｅｘ／Ｓｉ多层异质外延结构进行了研究。并对其做了反射高能电子衍射（ＲＨＥＥＤ）、Ｘ射线衍射（ＸＲＤ）和扩展电阻（ＳＲ）等测量,给出了利用这种结构研制出的异质结双极晶体管（ＨＢＴ）的输出特性曲线。     

微区中MBE共度生长SiGe/Si异质结构的应变和退火效应

报道了在Si衬底上微米尺寸的介质膜窗口中,采用分子束外延技术共度生长的Si0.8Ge0.2薄膜的应变及其退火特性. 实验表明,微区生长材料的这些特性,与同一衬底上无边界约束条件下生长的材料相比,有明显的不同.微米尺寸窗口中生长的SiGe/Si材料的应变与窗口尺寸有关,也和窗口的掩膜中的内应力有关.实验还表明,边缘效应对于微区中共度生长的SiGe/Si材料的热稳定性也有显著的影响.在3μm×3μm窗口中共度生长的Si0.8Ge0.2/Si异质结构材料,在950℃高温退火30min后,它的应变弛豫不大于4%.远小于同一衬底上非微区生长材料的应变弛豫.文章还对微区生长材料的这些特性成因进行了探讨.     

分子束外延生长InGaAs/GaAs异质结及其在独特场效应晶体管中的应用

用分子束外延技术生长了ＩｎＧａＡｓ／ＧａＡｓ异质结材料,并用ＨＡＬＬ效应法和电化学Ｃ－Ｖ分布研究其特性。讨论了ＩｎＧａＡｓ／ＧａＡｓ宜质结杨效应晶体管（ＨＦＥＴ）的优越性。和ＧａＡｓ ＭＥＳＦＥＴＳ或ＨＥＭＴ相比,由于ＨＦＥＴ没有Ａｌ组份,具有低温特性好,低噪声和高增益等特点。本文研究了具有ＩｎＧａＡｓ／ＧａＡｓ双沟道和独特掺杂分布的低噪声高增益ＨＦＥＴ。     

Si1-xGex/Si多层异质外延结构的研究

对制作的Ｓｉ１－ｘＧｅｘ／Ｓｉ多层异质外延结构进行了研究。并对其做了反射高能电子衍射（ＲＨＥＥＤ）、Ｘ射线衍射（ＸＲＤ）和扩展电阻（ＳＲ）等测量，给出了利用这种结构研制出的异质结双极晶体管（ＨＢＴ）的输出特性曲线。     

SiGe/Si异质结双极晶体管研究

介绍了一咱ＳｉＧｅ／Ｓｉ分子束外延异质结双极晶体管（ＨＢＴ）的研制。该器件采用３μｍ工艺制作,测量得其电流放大系数β为５０,截止效率ｆｒ为５．１ＧＨｚ,表明器件的直流特性和交流特性良好。器件的音片成品率在９０％以上。     

应用400℃低温Si技术制备应变Si沟道pMOSFET

在利用分子束外延方法制备SiGe pMOSFET中引入了低温Si技术.通过在Si缓冲层和SiGe层之间加入低温Si层,提高了SiGe层的弛豫度.当Ge主分为20%时,利用低温Si技术生长的弛豫Si1-xGex层的厚度由UHVCVD制备所需的数微米降至400nm以内,AFM测试表明其表面均方粗糙度(RMS)小于1.02nm.器件测试表明,与相同制备过程的体硅pMOSFET相比,空穴迁移率最大提高了25%.     

应变Si1-xGex pMOSFET反型沟道空穴低场迁移率模型

在考虑应变对SiGe合金能带结构参数影响的基础上,提出了一个半经验的应变Sil-xGex/Si pMOSFET反型沟道空穴迁移率模型.在该模型中,给出了迁移率随应变的变化,并且考虑了界面陷阱电荷对载流子的库仑散射作用.利用该模型对室温下空穴迁移率随应变的变化及影响空穴迁移率的因素进行了分析讨论.     

应变Si1-x Gex pMOSFET反型沟道空穴低场迁移率模型

在考虑应变对SiGe合金能带结构参数影响的基础上,提出了一个半经验的应变Sil-xGex/Si pMOSFET反型沟道空穴迁移率模型.在该模型中,给出了迁移率随应变的变化,并且考虑了界面陷阱电荷对载流子的库仑散射作用.利用该模型对室温下空穴迁移率随应变的变化及影响空穴迁移率的因素进行了分析讨论.     

应变SiGe沟道pMOSFET的击穿特性

以半导体器件二维数值模拟程序Medici为工具,模拟和对比了SiGe pMOS同Si pMOS的漏结击穿电压随栅极偏压、栅氧化层厚度和衬底浓度的变化关系;研究了SiGe pMOS垂直层结构参数硅帽层厚度、SiGe层厚度及Ge剂量和p+ δ掺杂对于击穿特性的影响.发现SiGe pMOS击穿主要由窄带隙的应变SiGe层决定,击穿电压明显低于Si pMOS并随Ge组分增加而降低;SiGe/Si异质结对电场分布产生显著影响,同Si pMOS相比电场和碰撞电离具有多峰值分布的特点;Si帽层及SiGe层参数对击穿特性有明显影响,增加p型δ掺杂后SiGe pMOS呈现穿通击穿机制.     

应变SiGe沟道pMOSFET的击穿特性

以半导体器件二维数值模拟程序Medici为工具,模拟和对比了SiGepMOS同SipMOS的漏结击穿电压随栅极偏压、栅氧化层厚度和衬底浓度的变化关系;研究了SiGepMOS垂直层结构参数硅帽层厚度、SiGe层厚度及Ge剂量和p+ δ掺杂对于击穿特性的影响.发现SiGepMOS击穿主要由窄带隙的应变SiGe层决定,击穿电压明显低于SipMOS并随Ge组分增加而降低;SiGe/Si异质结对电场分布产生显著影响,同SipMOS相比电场和碰撞电离具有多峰值分布的特点;Si帽层及SiGe层参数对击穿特性有明显影响,增加p型δ掺杂后SiGepMOS呈现穿通击穿机制     

应变Si沟道CMOS中的离子注入工艺

为避免应变Si沟道(Strained Si channel)CMOS工艺中的高温过程,通过选择合适的离子注入能量和剂量,采用快速热退火(RTP)工艺,制备出适合做应变Si沟道CMOS的双阱及源漏.霍尔测试得表面电子迁移率为1117cm2/V·s,载流子激活率为98%;原子力显微镜测试表明应变Si表面RMS为110 nm;XRD测试虚拟衬底SiGe弛豫度达96.41%;源漏结击穿电压为43.64V.     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.     

应变Si沟道异质结NMOS晶体管

通过参数调整和工艺简化,制备了应变Si沟道的SiGe NMOS晶体管.该器件利用弛豫SiGe缓冲层上的应变Si层作为导电沟道,相比于体Si器件在1V栅压下电子迁移率最大可提高48.5%.