基于AMBA总线的IIC协议IP核设计与验证

介绍了一种基于AMBA总线verilogHDL实现的IIC主机模式的IP核设计。该模块能够在标准和快速模式下运行,能够灵活配置为十位地址寻址或七位地址寻址模式。详细说明了该IP核的架构,各部分设计及状态转换过程。最后该模块通过了系统验证,并在xilinxFPGA上转化为硬件电路实现了所有功能。     

IEEE 1394b VersaPHY的IP核设计与实现

文章提出了VersaPHY的IP核的实现方案;根据VersaPHY协议,分析了VersaPHY的标签、数据包和寄存器,完成了VersaPHY的IP核设计;在Altera QuartusⅡ开发平台上,结合Verilog HDL语言和其自带的IP CORE实现了VP-Label寻址的数据包(读请求包、读响应包、写请求包、写响应包)的接收和发送;最后借助于QuartusⅡ集成开发环境提供的SignalTapⅡ逻辑分析仪进行验证,结果表明,该系统可以实现不同速度(100Mb/s、200Mb/s、400Mb/s、800Mb/s)的VersaPHY的数据包的传输,工作稳定可靠,满足实际应用需求。     

VGA控制器IP核的FPGA实现

随着高速图像处理的发展,VGA控制器IP核已成为SoC芯片中的一个重要部件.这里介绍一种使用FPGA芯片实现对VGA控制器的Verilog HDL设计方案.该方案采用FPGA设计VGA接口以将要显示的数据直接送到显示器上,加快了数据的处理速度,提高了系统的兼容性,比同类控制器有着占用资源少、时钟延迟小等特点.     

ETC系统中HDLC协议解码控制器的Verilog HDL实现

电子不停车收费系统(Electronic Toll Collection,ETC)是解决目前交通拥堵问题最有效的手段。为规范ETC设计,统一国内ETC标准,我国制定了电子收费专用短程通信国家标准(Dedicated Short Range Communications,DSRC)。DSRC数据链路层采用由国际标准化组织(ISO)制定的高级数据链路控制规程(High-Level Data Link Control,HDLC)。文章遵循DSRC短程通信协议数据链路层标准规范,采用硬件描述语言Verilog HDL实现了一种基于串行结构的HDLC解码电路,并对其中‘0’比特删除模块、CRC校验模块着重分析,设计较短时延的解码电路。在解码时钟为256 k Hz时,可以在0.2 ms时间内完成解码和读取工作。     

通信测试卡中HDLC协议控制器的设计与实现

针对当前实现HDLC协议控制器的一般方法中存在的一些弊端,提出了一种利用FPGA简化HDLC协议控制器的硬件处理方法.利用VHDL语言,分别设计了发送模块和接收模块,并详细介绍了各个模块的工作原理和组成以及仿真结果.试验结果表明,FPGA简化了HDLC协议,模块编程简单且易于修改,具有良好的应用前景.     

基于HDLC协议的实时通信软件的设计与实现

本文首先简单介绍课题研制背景、ＨＤＬＣ通信协议以及８２７４串行通信控制器和８０３１单片机的性能特点,然后讨论了８２７４芯片在非向量中断模式下的编程技术,最后论述了基于ＨＤＬＣ协议的实时通信软件的设计与实现。     

USB1.1设备控制器IP核的设计与实现

针对安全USB设备与PC主机数据通信的需要,依据USB1.1标准规范,文章设计一种USB1.1设备控制器IP核.该控制器IP核支持全速模式下控制、批量、中断三种传输方式,且传输端点数可配置.基于FPGA平台,对控制器IP核进行了实现,并在8051的配合下对实现进行了测试.测试结果表明其与主机之间的数据通信是可行的,可应用于SoC集成设计,为密码安全USB设备的开发奠定了基础.     

在VB中实现基于HDLC的数据链路层协议

介绍了一种基于HDLC的数据链路层协议，实现了单片机和PC机之间的无差错数据通信，并使用VB语言实现。同时也比较了该协议和HDLC之间的区别，详细说明了协议各部分的功能和内容。     

USB2．0设备控制器IP核的设计与实现

USB2.0接口以其速度快、功耗低、使用方便,为PC外设中的大容量存储设备提供了很好的支持,出现了一系列的便携式大容量存储设备;文中针对大容量存储设备高速数据传输要求,根据USB2.0协议规范.利用VHDL语言设计实现了一种USB2.0设备控制器的IP核,为高速USB设备的开发打下了基础,可以用于SOC集成中。     

全功能硬件扫描键盘控制器IP核的实现

在深入分析扫描键盘工作原理的基础上,给出了一款结构经参数化的全功能硬件扫描键盘控制器的实现方案、参数化方法与仿真结果,并由此阐明了IP核设计的一般步骤。实际应用表明,所实现的IP核经例化后消耗的硬件资源少、使用灵活、工作可靠,可在一定程度上简化大型系统的软硬件开发过程。此外,设计中使用的原则、方法与技巧对同类设计乃至大型设计有较好的参考价值。     

USB 1.1主机控制器IP核设计与实现

首先给出了USB主机控制器的设计原理、模块划分及每个模块的功能。然后说明了该IP核在Modelsim SE中的功能仿真和FPGA验证环境。     

基于SOPC的LCD控制器IP核的设计与实现

介绍了一种针对LCD控制器IP核的设计方法该方法以Altera的软核处理器NiosⅡ为核心,通过对Avalon主端口的使用成功实现了对帧缓存读操作的硬件加速,并且本IP核以参数化概念设计,大大提高了控制器的可复用性.设计生成的LCD控制器IP核可以非常容易地添加到SOPC系统中,简化了底层编程人员对LCD屏的操作.实验结果表明,该设计具有较强的实用性和通用性.     

基于SoPC的SD卡控制器IP核的设计

针对目前在嵌入式平台中使用SD卡控制器专用芯片价格昂贵、软件模拟SPI时序控制读写速度较慢的问题,提出了一种基于SoPC技术的SD卡控制器IP核设计的架构方案.采用VHDL语言设计SD卡控制器IP核,利用自定义模块技术将其添加到SoPC中,利用Nios Ⅱ IDE编写SD卡的基础读写驱动软件并移植μC/FS文件系统,实...     

基于SOPC的USB设备控制器IP核设计

可编程片上系统将处理器、存储器、I/O接口等系统设计必需的功能模块集成到一个可鳊程逻辑器件上,具有灵活的设计方式、可裁减、可扩充、可升级等优点,并具备软件硬件在系统可编程的功能.详细给出了基于Altera公司的SOPC器件完成USB设备控制器IP核的设计方法和过程.首先是对USB控制器IP核功能模块的划分,然后是分模块进行具体的设计.重点讲述了串行接口引擎控制状态机和端点控制器的设计.最后,在实现USB设备控制器的基础上,对整个设计进行对仿真、验证和综合.     

盲信号处理中FastICA算法的IP核设计

针对盲信号处理中FastICA算法处理速度慢、性能差的问题,提出使用FPGA实现FastI-CA算法的方案,以提高FastICA算法的处理能力。设计了基于Avalon总线的FastICA IP核,嵌入到SoPC和ASIC设计中。仿真测试结果表明,FastICA IP核实现了盲信号分离,处理速度是PC的20倍,满足了高速盲信号处理的需要。     

通用可编程接口IP核的设计与实现

为满足SoC外设接口高带宽、外部电路接口多样性的要求,利用可编程状态机和波形描述符存储器,设计了一种通用可编程接口IP核.分别从接口硬件连接设计、固件程序设计、波形描述符设计和仿真平台设计等方面对接口的设计流程进行了详述.以8051 CPU核为基础,利用所设计的接口IP核构建了仿真验证环境,对接口IP核编程后实现了对外部存储器的访问,并通过比较写出和读入的数据验证了设计的正确性.     

TCP/IP协议时间自动同步系统设计与实现

对本地电话网关键技术（NTP、GPS、UTC）的获取及传播方式进行了分析,比较了时间同步算法的不同方案并讨论了最优的算法,根据交换网管系统的交换机接入方式,分别开发了串口同步程序和网口同步程序,解决了运营商之间由于话费单据不统一而造成的无法结算等问题。     

基于FPGA的多通道HDLC通信系统设计与实现

为了满足某测控平台的设计要求,设计并实现了基于FPGA的六通道HDLC并行通信系统。该系统以FPGA为核心,包括FPGA、DSP、485转换接口等部分。给出了系统的电路设计、关键模块及软件流程图。测试结果表明,系统通讯速度为1Mb/s,并且工作稳定,目前该设计已经成功应用于某样机中。     

基于NiosⅡ处理器的通用AD IP核的设计与实现

提出了一种采用基于NiosⅡ处理器的通用AD IP核来实现嵌入式数据采集系统的新方案。它能将市面上任意一款AD芯片制作成IP核并集成到NiosⅡ系统中使用,且整个IP核的控制与运算逻辑由一片FPGA芯片来完成。