基于NIOSⅡ软核的嵌入式信令处理系统实现

文章介绍嵌入式通信信令处理系统的设计，充分利用了NiosⅡ软核特性，基于SOPC设计思想．在一块FPGA芯片内实现一个相对独立的佶令处理系统。并结合整个系统的开发过程，介绍此类系统硬件、软件的设计方法和流程。     

LPCIP核的设计和应用验证

本文主要介绍了一种LPC核的设计,按LPC(Low Pin Count)总线协议设计,具有模块化、兼容性和可配置性,适用于SOC芯片集成.通过实现一个配置寄存器,使LPC核具有可配置性.功能仿真的结果表明LPC核能够满足设计要求以及功能的正确性.     

基于NIOSII软核的嵌入式信令处理系统实现

文章介绍嵌入式通信信令处理系统的设计,充分利用了NiosII软核特性,基于SOPC设计思想,在一块FPGA芯片内实现一个相对独立的信令处理系统。并结合整个系统的开发过程,介绍此类系统硬件、软件的设计方法和流程。     

基于Altera软核处理器的双网卡路由选择

SOPC(片上可编程系统)是Altera公司提出的一种灵活、高效的SOC(片上系统)设计方案,它将处理器、存储器、I/O等系统设计需要的组成集成到一个PLD(可编程逻辑器件)上,构成一个可编程的SOC.NIOS是Altera公司开发的可进行SOPC设计的软核处理器,可以与用户自定义逻辑结合构成SOC.文中通过NIOS配置一个双网卡路由选择的设计,其功能相当于一个网络中简单的交换机,利用Quartus Ⅱ软件结合SOPC软件实现NIOS设计的流程.首先简要介绍了NIOS、SOPC,然后详细分析了双网卡路由选择的硬件、软件设计,提出了基于NIOS的解决方案.     

一种通讯系统的SoC实现

针对代表数字信号技术发展趋势的SoC(片上系统)技术，本文介绍一种利用可重构嵌入式处理器和现场可编程逻辑门阵列器件实现一个通讯系统的设计原理、设计方法、设计步骤。     

一种嵌入式USB2.0主机控制器IP核的研究与设计

用硬件描述语言verilog HDL设计实现了一种嵌入武USB2.0主机控制器IP核,简要介绍了嵌入武USB主机设计背景,重点描述了USB主机控制器IP核的结构划分和各模块的设计分析,最后给出了nc-verilog功能仿真方案以及FPGA验证方案.通过nc-verilog功能仿真及FPGA验证表明,此lP核可以作为一个独立模块应用到嵌入式系统中.     

一种高速I~2C总线从器件接口IP核的设计与实现

本文介绍了I2C总线的工作过程,使用图形化设计工具,采用HDL-Verilog高级硬件描述语言按照自顶向下的设计方法完成了I2C从器件模式的IP核设计。通过特殊的设计思路,可实现高速数据传输。对此IP核用FPGA进行了验证,最终把它作为一个独立IP成功的应用于ASIC芯片设计中。     

基于Nios软核的双网卡路由选择

SoPC是Altera公司提出的一种灵活、高效的片上系统设计方案，他将处理器、存储器、I／O等系统设计需要的组成集成到一个PLD器件上，构成一个可编程的片上系统。Nios是Altera公司开发的可进行SoPC设计的软核处理器，他可以与用户自定义逻辑结合构成SoC系统。本文通过Nios配置一个双网卡路由选择的设计，其功能相当于一个网络中简单的交换机，利用QuartusⅡ软件结合SoPC软件实现Nios设计的流程。首先对Nios，SOPC进行简要介绍，然后详细分析了双网卡路由选择的硬件、软件设计，提出基于Nios的解决方案。     

存储器仿真的设计

在没有内部存储器的微处理器软核的设计过程中,如何正确建立软核与外存储器之间的接口是验证工作的关键之一,文章介绍利用多时钟产生存储器接口控制信号的方法,为建立软核仿真平台提供了一个新的途径。     

RISC结构的IP核验证与测试

以一个8位的RISC体系的CPU核为例,介绍了如何将IC设计中的IPCore和FPGA两项技术结合起来,并给出了IP核模块的验证与测试的方法。     

A contact-less system using a series resonant converter and a rectangular type core

Since the contact-less power transmission system accomplishes power transfer using magnetic coupling of the transformer without a mechanical contact, it has the advantages of electric isolation, safety, reliability, low maintenance and a long-product life. However, a contact-less transformer with a large air gap has a low coupling coefficient and high leakage inductance. This, in turn, results in poor power conversion efficiency. In this article, a contact-less power transmission system based on a rectangular type core and a series resonant converter is proposed to improve system efficiency and performance. The proposed system is designed with an air gap of 1 mm and 50 kHz switching frequency, but it is assumed that in a practical application, the air gap varies. It is verified by experimental results that the proposed contact-less power transmission system based on the rectangular type core and a series resonant converter can substantially reduce the circulating current and improve the system efficiency. Also, it is verified that even with an increased air gap, the proposed system maintains soft switching and avoids switching devices' current spikes while suppressing the increase of the circulating current caused by an air gap increase.     

集成电路设计制造技术的发展分析

随着电路集成工艺、微电子技术的发展，集成电路其集成度日益提高，一直到10亿门，芯片最小线宽到纳米级，同时集成工艺和其他学科相结合，诞生了新的学科。对于更高的集成度的芯片设计，复杂度加大，基于IP核的片上系统（SOC）设计技术基本解决了当前的设计难题，但这些新的技术还需要不断的改进和完善。     

全热交换器换热效果的影响因素分析

全热交换器作为一种无需开窗通风的主要通风方式已经慢慢地被人们所接受.全热交换器的芯体具有能量交换功能,可以降低空调的使用效能,作为一种节能产品被更广泛使用.对平行式芯体的全热交换器和导轨式芯体的全热交换器进行流体仿真,结果表明:在全热交换器相同外形尺寸、风机安装尺寸的前提下,平行式芯体的全热交换器换热效果在温度换热效率以及空气流动方面优于导轨式芯体的全热交换器,其原因在于平行式换热芯体的相对空气流动时间更长,以及其整体布置更加合理.     

On IEEE P1500's Standard for Embedded Core Test

The increased usage of embedded pre-designed reusable cores necessitates a core-based test strategy, in which cores are tested as separate entities. IEEE P1500 Standard for Embedded Core Test (SECT) is a standard-under-development that aims at improving ease of reuse and facilitating interoperability with respect to the test of core-based system chips, especially if they contain cores from different sources. This paper briefly describes IEEE P1500, and illustrates through a simplified example its scalable wrapper architecture, its test information transfer model described in a standardized Core Test Language, and its two compliance levels. The standard is still under development, and this paper only reflects the view of six active participants of the standardization committee on its current status.     

基于ARM核的嵌入式CPU内AHB接口的实现

本文分析了基于芯核的嵌入式CPU设计的特点，提出了设计基于ARM核的嵌入式CPU内AHB接口存在的空洞问题。结合体系的设计，给出了通过改进AHB总线解决这些空洞的方法。最后讨论了嵌入式CPU在硬件上对AHB接口的实现。     

The Adjustment on Service Structure and Strategic Orientation of Postal Service

1　Introduction1 1　PresentSituationofPostalServiceStructure　Table 1indicatesthatin 1 992theproportionofletters postservicerevenuecouldreachashighas1 7 2 %andtheNewspapersandPeriodicals (NandP)distributionrevenueoccupied 31 8% ,whilein2 0 0 2the proportionsofthetwodroppedinto1 1 0 % .Themajorreasonforthesituationisthatthedevelopmentofthenewservices,especiallythedevelopmentofEMSand postalsavingsservice .Sincetheletter postservicehasalwaysbeenmonop olizedbyChinapost,thepostoccupiesadomi…     

XML数字签名机制的研究

数字签名是在电子丈档上签名的技术,确保了电子文档的完整性.利用了XML数字签名的处理机制,对XML数据文档进行数字签名,给了具体数字签名的方案,实现了XML文档的签名传输.     

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。     

纯石英芯掺氟玻璃包层光纤的数值孔径

纯石英芯掺氟玻璃包层光纤是一种新结构的大芯径光纤,纤芯材料是纯石英玻璃,包层材料是掺氟石英玻璃,由于氟杂质可以降低石英玻璃的折射率,故纤芯材料与低折射率的包层材料可以组成传光波导。国外是采用POD（等离子体外相沉积）技术生产这种光纤,我们采用的是国内首创的管棒熔融套装法,制成了相同结构的光纤,为了提高光纤的性能,我们对该光纤进行了低、高折射率双层涂料涂覆,在测试中发现光纤的数值孔径参数随着光纤测试样品涂覆长度的变化而变化,变化范围为0.1889～0.3152。     

直流偏置下高频磁性材料铁芯损耗的研究

对具有直流偏置、正弦电压激磁的功率铁氧体铁芯损耗进行有效测量的基础上,分析了直流偏置对铁氧体材料的性能的影响和磁损与交直流磁感应强度的关系,在一定的交流激磁范围内,为磁性元件的设计提供了一定的参考。