VLSI性能驱动工艺映射算法

在ＶＬＳＩ工艺映射过程中计算连线延时是非常困难的，因为此时未进行布图设计，不知道连线长度。本文提出一种称为布图算法驱动的工艺映射技术，其基本思想是研究面向映射的延时驱动布图算法，并用其进行工艺映射过程中的导线延时估计。     

行为驱动的VLSI设计方法

本文提出在ＶｅｒｉｌｏｇＨＤＬ硬件描述语言和Ｖｅｒｉｌｏｇ－ＸＬ模拟器环境下，实现行为驱动的ＶＬＳＩ硬件结构设计方法，从而生成寄存器传输级的数据通道和控制通道，给出了智能机械手实时控制主用处理器结构设计实例。     

VLSI高层综合设计中的调度和互连

VLSI高层次设计技术是近年来系统设计自动化研究的主要方向,高层次综合设计是高层次设计技术的关键,其主要任务是调度和互连。该文介绍了若干基本的调度和互连算法,提出将DVS技术应用于高层次综合设计中,实现在满足任务行为的约束条件下,动态改变时钟的速度和电源电压达到降低功耗的目的,制定了可行的研究实施方案。     

基于CDFG工具包的VLSI高层设计中调度的实现

VLSI设计分成不同的设计层次,VLSI高层次设计技术是系统设计研究的主要方向,高层次综合设计是高层次设计技术中的关键,在高层次综合设计中的主要任务是调度。本文介绍了若干基本的调度算法及CDFG工具包的构成,并将CDFG工具包用于调度算法的实现,其优点在于算法设计和结果分析更加简便直观。     

VLSI数据库系统的物理设计和实现技术

在VLSI芯片的设计过程中,所牵涉到的设计数据的数量是巨大的,数据库管理系统则起着十分重要和不可替代的作用。本文依据VLSI设计过程的特点和要求以及设计数据的类型与特征,研讨适用于VLSI CAD系统中的数据库管理系统的物理设计和实现问题,同时给出一个实际设计的VLSI数据库系统的数据模型和组织方式以及物理结构。     

VLSI设计形式化验证方法的综述

在本文中，作者讨论了形式验证的理论，并综述了各种形式验证的方法、系统及一些重要的应用，对形式验证的发展趋势也做了论述。     

自动设计VLSI阵列算法的一种方法

1.引言 超大规模集成电路(简称VLSI)技术是当代计算机的基础,如何设计适于VLSI阵列结构的算法,使算法与结构很好地匹配,提高并行计算效率和系统性能价格比,已成为现代计算机领域中的一个重要研究课题。本文探讨了自动设计VLSI阵列算法的一     

VLSI二维阵列的容错设计

本文在第一节中指出了在VLSI二维阵列引入容错技术的必要性,并就近年来在结构冗余的二维阵列的容错技术的两种基本重排方法分别予以简单介绍。在第二节中则着重阐述对两种重排技术进行改进的基本思想、基本重规则,并在最后对重排成功率进行了比较。     

VLSI低功耗设计方法的研究

针对近年来VLSI 功耗问题越来越被关注,尤其是在电池供电的便携式设备中CMOS 电路的功耗问题尤为重 要。本文对VLSI 的低功耗设计方法进行了研究,首先对VLSI 作了简介,其次分析了VLSI 的功耗来源,最后就如何实现VLSI 开关功耗的低功耗设计,着重讨论了几项技术。本文对电子行业从业人员有一定的积极意义。     

VLSI行为层的多电压低功耗调度研究

分析了VLSI的功耗模型,综述了多电压低功耗优化调度技术,通过对已有优化调度技术的评估,表明利用多电压调度技术能够有效地降低电路功耗,同时指出行为层的多电压综合设计会带来的一些负面影响,如物理布局等问题,针对该问题提出了一种行为层综合方案--调度分区一法,最后提出了VLSI行为层综合设计研究的新方向.     

一种VLSI高层综合低功耗设计方案及实现

提出VLSI高层综合设计方案,该方案基于多电压在时间及资源约束条件下,综合考虑了调度及互连,从调度互连两个角度达到低功耗的目的.该方案提出了基于Gain大小搜索的调度,将功耗增益、灵活度和行为执行密度因素作为折中函数,考虑操作的属性更加全面.在互连中基于分布式的RS互连模型得出互连单元在执行时段里的动态功耗,同时考虑单根总线上的翻转和邻线的耦合.该方案在CDFG工具包中实现并证明了它的有效性.     

神经网络计算部件的数字VLSI优化设计

在神经网络的数字VLSI实现中，激活函数及乘累加等计算部件是设计中的难点。区别于使用乘法器及加法器的传统方法，该文提出的LMN方法基于查找表(即函数真值表)，使用逻辑最小项化简提炼出函数最简逻辑表达式后，可直接生成结构规整的门级电路，除线延时外，电路只有数个门级延时。以非线性函数为例对该方法进行了介绍，结果表明当定点数位数较少时，算法在速度及误差方面具有更好的性能。     

系统级CMOS电路的低功耗设计

随着集成电路规模的增大和工作频率的提高，功耗已经成为面积和性能之外的主要设计目标。低功耗设计可以在不同的设计层次进行考虑，早期的设计确定了系统的构架，对功耗的影响最大，因此本文重点探讨了RTL级和系统级的低功耗设计，具体的途径有：实行有效的功耗管理；采用并行处理和流水线结构；采用分布式的数据处理结构以及用专用电路代替可编程处理器。     

论域理论在超大规模集成电路逻辑设计上的运用

认为传统的二值布尔不利于大规模集成电路的设计,尤其是在逻辑门电路上.为此引入了三值逻辑.此三值逻辑是基于集成电路的物理性质,且碰巧等同于Kleene的三值逻辑.鉴于Kleene三值逻辑的不完备性,文章将论域理论以及普通不动点算子运用于此,使三值逻辑获得此逻辑系统的单调完备性定理.文章认为这个结果有利于集成电路设计的可靠性,具有广阔的应用前景.     

VLSI芯片的可测试性、可调试性、可制造性和可维护性设计

CMOS器件进入深亚微米阶段，VLSI集成电路（IC）继续向高集成度，高速度，低功耗发展，使得IC在制造、设计、封装，测试上都面临新的挑战，测试已从IC设计流程的后端移至前端，VLSI芯片可测试性设计已成为IC设计中必不可少的一部分，本文介绍近几年来VLSI芯片可测试性设计的趋势，提出广义可测试性设计（TDMS技术）概念，即可测试试性，可调试性，可制造性和可维护性设计，并对可调试性设计方法学和广义可测试性设计的系统化方法作了简单介绍。     

一种分像素运动补偿插值滤波方法及高效VLSI实现

现代视频编码标准普遍采用变换与运动补偿预测混合型编码架构,该架构对运动补偿预测后的残差图像和运动矢量等信息进行变换编码,运动补偿预测的准确度对编码性能有显著影响．由于实际对象的运动精度是任意小的,允许运动矢量具有“分像素”精度,可以有效地提高运动补偿预测准确度,为了得到“分像素”位置的像素值,需要参考其周围相邻的像素值进行插值滤波．文中提出了一种低空间复杂度1／4像素插值方法：两步四抽头插值法（Two Steps Four Taps Interpolation,TSFT）,该方法与目前国际上最先进的视频编码标准H．264／AVC相比,可以降低11％的空间复杂度,计算复杂度和编码效率相当,已经被国内制定的编码标准AVS1．0采纳．另外,分像素插值是解码端主要的访存和计算瓶颈,文中给出了一个基于多级流水线结构的VLSI实现结构,可以降低访存带宽,同时提高插值器的运算速度,满足高清视频实时解码的需要．     

一种分解演化的电路自动设计方法①

提出一种并行递归分解算法,它有规律地将待演化电路逐步分解直到设计成功,整个过程无需人工干预,提高了电路设计的自动化程度。该算法将目标电路的演化设计过程转化为其多个子电路的并行演化过程,并利用＂特长个体＂的互补性提高搜索效率。实验表明,该分解策略能有效提高演化逻辑电路的设计效率和成功率。